

## 前　　言

电子工业是现代工业的重要组成部分。发展电子工业，是我国工农建设和国防建设的一个措施。

在波澜壮阔的无产阶级文化大革命中，奋战在电子工业战线上的广大工人、革命干部和革命知识分子高举毛泽东思想伟大红旗，狠批了叛徒、内奸、工贼刘少奇竭力推行的“洋奴哲学”、“爬行主义”等反革命修正主义路线，大破电子技术“神秘论”，积极响应毛主席关于“抓革命，促生产，促工作，促战备”的伟大号召，发扬“自力更生”、“艰苦奋斗”的精神，大搞群众运动，因此新器件和新设备成批投产，新工艺不断涌现，整个电子工业呈现出一片欣欣向荣的大好革命景象。

伟大领袖毛主席教导我们：“要把一个落后的农业的中国改变成为一个先进的工业化的中国，我们面前的工作是很艰苦的，我们的经验是很不够的。因此，必须善于学习。”毛主席还教导我们：“要认真总结经验。”为了普及和发展电子技术，总结和推广半导体集成电路制造和设计的先进经验，我们在工人阶级领导下，实行厂校结合的编写方式，总结了工人师傅的实践经验，并结合实际讲述了有关原理和设计知识，使理论和生产实际相结合。在编写过程中，还得到了有关单位的大力支持和热情帮助。

本书所列的工艺条件和设备是根据本厂具体情况确定的，仅供有关单位在制定操作规程和制造设备时作参考。

由于我们活学活用毛泽东思想很不够，用辩证唯物主义的哲学思想指导编写工作做得较差，因此本书一定存在着很多缺点，甚至还有错误，我们热切地、诚恳地希望广大工农兵读者批评指正。

# 目 录

<b>第一章 半导体集成电路一般介绍</b>	<b>1</b>
1-1 战无不胜的毛泽东思想是发展我国半导体集成电路的指路明灯	1
1-2 集成电路的发展与种类	4
1-2-1 电子元件制造技术中的新变革(4)	1-2-2 集成电路的三种类型(6)
1-2-3 集成电路的应用和发展(9)	
1-3 半导体集成电路的制造方法	10
1-3-1 $p-n$ 结隔离的工艺流程(12)	1-3-2 介质隔离的工艺流程(16)
1-3-3 两种隔离方法的比较(18)	1-3-4 其他隔离方法介绍(19)
<b>第二章 半导体的电阻率、寿命和位错</b>	<b>22</b>
2-1 半导体导电性的特点	23
2-1-1 电阻率、电导率和迁移率(23)	2-1-2 半导体电阻率的特点(24)
2-2 半导体为什么能导电	25
2-2-1 锗、硅的晶体结构(25)	2-2-2 本征激发和导电电子(26)
2-2-3 空穴的导电作用(28)	2-2-4 能带图(29)
2-2-5 本征激发的载流子浓度(31)	
2-3 杂质对半导体导电本领的影响	32
2-3-1 施主杂质和 $n$ 型半导体(33)	2-3-2 受主杂质和 $p$ 型半导体(34)
2-3-3 多数载流子和少数载流子(35)	2-3-4 杂质的补偿作用(36)
2-4 半导体的电阻率	38
2-4-1 半导体的电阻率公式和纯净半导体的电阻率(38)	2-4-2 电阻率和杂质浓度的关系(39)
2-4-3 电阻率随温度的变化(41)	
2-5 非平衡载流子及其寿命	43
2-5-1 什么是非平衡载流子(44)	2-5-2 寿命和复合(45)
2-5-3 复合中心的作用(47)	2-5-4 掺杂对寿命的影响(48)
2-6 位错和位错密度	50
2-6-1 什么是位错(50)	2-6-2 位错的观测和晶向(52)
<b>第三章 <math>p-n</math> 结</b>	<b>55</b>
3-1 $p-n$ 结的整流特性	55

3-1-1 $p-n$ 结具有单向导电性(55)	3-1-2 $p-n$ 结势垒的形成(58)
3-1-3 $p-n$ 结的能带是弯曲的(61)	3-1-4 正向电流为什么比较大(62)
3-1-5 反向电流为什么很小(65)	3-1-6 正反向电流公式(66)
3-1-7 反向漏电流大是什么原因(69)	3-1-8 $p-n$ 结在集成电路中的 隔离作用(70)
3-2 $p-n$ 结电容 .....	71
3-2-1 电容对 $p-n$ 结整流特性的影响(71)	3-2-2 $p-n$ 结电容的来源(72)
3-2-3 怎样计算 $p-n$ 结电容(74)	3-2-4 $p-n$ 结的杂质分布, 突变结和缓变结(75)
3-2-5 突变结的势垒电容公式(77)	3-2-6 缓变结的势垒电容公式(79)
3-3 $p-n$ 结击穿 .....	81
3-3-1 什么是击穿现象(81)	3-3-2 引起击穿的原因(82)
3-3-3 怎样计算击穿电压(84)	3-3-4 不够理想的击穿特性(86)
<b>第四章 晶体管原理和特性 .....</b>	<b>88</b>
4-1 晶体管的结构 .....	89
4-1-1 硅平面管的管芯结构(89)	4-1-2 单块电路晶体管的特点(90)
4-1-3 平面管中的杂质分布(92)	
4-2 晶体管的放大作用 .....	93
4-2-1 从 $p-n$ 结到 $n-p-n$ 矛盾的转化(93)	4-2-2 电流放大系数(95)
4-2-3 电压和功率的放大作用(97)	
4-3 晶体管的放大原理 .....	99
4-3-1 晶体管的能带图和载流子分布(99)	4-3-2 电流是怎么传输的(101)
4-3-3 发射效率和基区输运系数(103)	4-3-4 表面复合和势垒 复合的影响(104)
4-3-5 怎样提高 $\alpha$ (105)	4-3-6 共发射极接法的电 流传输过程(106)
4-3-7 晶体管的反向工作(107)	
4-4 晶体管的直流特性 .....	108
4-4-1 共基极和共发射极接法的输出特性曲线(108)	4-4-2 反向截止 电流(110)
4-4-3 表面沟道效应引起的 $e_c$ 、 $c$ 漏电(112)	4-4-4 击穿电 压(113)
4-4-5 势垒穿通(115)	4-4-6 实际观察到的特性曲线(116)
4-5 晶体管的电流特性 .....	117
4-5-1 大电流密度时 $\beta$ 下降(122)	4-5-2 基极电阻的自偏压效应(124)
<b>第五章 氧化扩散工艺 .....</b>	<b>127</b>
5-1 一个典型集成电路的氧化扩散工艺流程 .....	128
5-1-1 预氧化(隐埋氧化)(128)	5-1-2 隐埋扩散(129)
5-1-3 隔离氧	

化(130) 5-1-4 隔离扩散(130) 5-1-5 基区氧化(亦称一次氧化,并同时金扩散)(131) 5-1-6 基区扩散(同时二次氧化)(132) 5-1-7 发射区扩散(133) 5-1-8 三次氧化(引线孔氧化)(133)	
5-2 扩散原理 .....	134
5-2-1 杂质的扩散,扩散系数,扩散层中杂质的分布(134) 5-2-2 扩散深度(137) 5-2-3 表面浓度的控制——两种表面源的扩散(138)	
5-2-4 扩散层薄层电阻(143) 5-2-5 扩散杂质和扩散温度的选择(146)	
5-2-6 扩散杂质浓度对扩散系数的影响(148) 5-2-7 金扩散(148)	
5-3 扩散方法 .....	150
5-3-1 箱法扩散(151) 5-3-2 液态源扩散(152) 5-3-3 固-固扩散(156) 5-3-4 固态氮化硼扩散(158)	
5-4 氧化原理及氧化方法 .....	159
5-4-1 热生长氧化层的原理和方法(159) 5-4-2 热分解淀积氧化层的原理和方法(162) 5-4-3 氧化层对杂质的掩蔽作用(164)	
5-5 氧化层及扩散层性质的测定 .....	166
5-5-1 氧化层厚度的测量(166) 5-5-2 扩散深度的测量(169) 5-5-3 四探针法测量扩散层的薄层电阻(170) 5-5-4 扩散结伏安特性的测量(173)	
5-6 氧化扩散系统设备 .....	175
5-6-1 扩散(氧化)炉(175) 5-6-2 扩散炉温度控制系统(177)	
5-7 工艺中碰到的问题及解决办法 .....	178
5-7-1 隐埋扩散中的一些问题(179) 5-7-2 隔离扩散中的一些问题(180) 5-7-3 基区扩散中的一些问题(184) 5-7-4 发射区扩散中的一些问题(187) 5-7-5 氧化层的一些问题(189)	
<b>第六章 光刻工艺 .....</b>	<b>191</b>
6-1 光刻工艺简单介绍 .....	191
6-2 光刻工艺的操作过程 .....	193
6-2-1 涂胶(194) 6-2-2 前烘(196) 6-2-3 曝光(196) 6-2-4 显影(197) 6-2-5 坚膜(198) 6-2-6 腐蚀(198) 6-2-7 去胶及检查(200)	
6-3 光刻操作过程中出现的问题 .....	200
6-3-1 浮胶(201) 6-3-2 钻蚀(201) 6-3-3 针孔(202) 6-3-4 小岛(203) 6-3-5 毛刺(204) 6-3-6 锯齿(204)	
6-4 光致抗蚀剂(感光胶)的性能 .....	205

6-4-1 光致抗蚀剂的成分及性质 (205)	6-4-2 正性抗蚀剂 (207)
6-5 光刻设备及光刻精度 ..... 208	
6-5-1 接触曝光法的光刻设备介绍 (208)	6-5-2 接触曝光法的光刻精度 (209)
6-6 其他光刻方法介绍 ..... 210	
6-6-1 投影曝光的光刻方法 (210)	6-6-2 电子束曝光的光刻方法 (211)
<b>第七章 外延工艺 ..... 214</b>	
7-1 外延方法和原理 ..... 215	
7-1-1 外延的操作工艺 (215)	7-1-2 外延层电阻率和厚度的控制 (219)
7-1-3 硅外延生长的设备 (222)	7-1-4 外延生长原理和层错的形成 (226)
7-2 外延层的鉴定 ..... 230	
7-2-1 外延层电阻率的测量 (230)	7-2-2 外延层厚度的测量 (232)
7-2-3 层错密度及位错密度的测量 (233)	
7-3 外延中存在的问题及解决办法 ..... 233	
7-3-1 外延层的表面缺陷 (233)	7-3-2 外延中的氧化和图形畸变问题 (237)
7-3-3 外延层质量改进办法 (238)	
7-4 介质隔离中的外延技术 ..... 241	
7-4-1 隔离槽的腐蚀和槽深测量 (242)	7-4-2 氧化层的生长 (243)
7-4-3 多晶硅的生长 (245)	
<b>第八章 电极引线工艺 ..... 248</b>	
8-1 真空镀膜及合金化 ..... 248	
8-1-1 真空镀膜 (249)	8-1-2 真空镀膜机的简单介绍 (250)
8-1-3 真空镀膜工艺 (252)	8-1-4 合金化 (254)
8-1-5 加热器的制备 (257)	
8-2 焊接工艺 ..... 258	
8-2-1 热压焊接法 (259)	8-2-2 热压焊接的操作过程和注意事项 (261)
8-2-3 超声波焊接 (264)	8-2-4 平面焊接 (面键合) (264)
8-2-5 梁式引线工艺 (265)	8-2-5 梁式引线工艺 (265)
<b>第九章 制版工艺 ..... 270</b>	
9-1 集成电路的制版工艺 ..... 272	
9-1-1 制备原图 (272)	9-1-2 初缩 (273)
9-1-3 精缩 (分步重复缩小) (275)	9-1-4 复印 (279)
9-1-5 铬版的制备和复制 (280)	
9-2 制版工艺中的光学原理 ..... 282	

9-2-1 成像原理以及如何确定尺寸(282)	9-2-2 镜头的相对孔径及分辨率(285)	9-2-3 镜头的有效视场(287)	9-2-4 镜头的景深(288)
9-2-5 在制版工艺中如何选取镜头(289)			
9-3 照相感光材料的制备 .....	290		
9-3-1 制版工艺对照相感光材料的要求(290)	9-3-2 照相感光材料的组成和制备(292)	9-3-3 影响感光材料特性的因素(297)	
9-4 照相感光版拍摄后的化学处理 .....	299		
9-4-1 显影(299)	9-4-2 定影(304)	9-4-3 加厚和减薄(306)	
9-4-4 反转显影(307)			
<b>第十章 硅片的切割、研磨和抛光.....</b>	<b>309</b>		
10-1 硅片的切割 .....	309		
10-1-1 定向(309)	10-1-2 切片(310)		
10-2 硅片的研磨 .....	312		
10-2-1 粗磨(312)	10-2-2 细磨(313)		
10-3 硅片的抛光 .....	313		
10-3-1 机械抛光(313)	10-3-2 化学机械抛光(315)		
10-4 介质隔离集成电路的研磨 .....	317		
<b>第十一章 去离子水制备工艺 .....</b>	<b>319</b>		
11-1 集成电路制造中的用水 .....	319		
11-1-1 集成电路生产对水质的要求(319)	11-1-2 水的纯度及测量(320)	11-1-3 水的酸度及其测量(321)	
11-2 去离子水的制备 .....	322		
11-2-1 制备原理(322)	11-2-2 水的纯化(324)	11-2-3 失效树脂的再生(325)	
11-3 树脂和设备 .....	328		
11-3-1 树脂的选用和性能(328)	11-3-2 树脂用量和设备大小的估算(328)		
<b>附录一 硅的主要物理性质 .....</b>	<b>333</b>		
<b>附录二 常用金属和合金的主要物理性质及腐蚀剂 .....</b>	<b>334</b>		
<b>附录三 常用单位换算表 .....</b>	<b>336</b>		
<b>附录四 铂-铂(90%)铑(10%)热电偶的温度-毫伏当量表 .....</b>	<b>338</b>		
<b>附录五 常用器皿的清洁处理 .....</b>	<b>341</b>		
<b>附录六 安全生产知识 .....</b>	<b>342</b>		
<b>附录七 TXU型温度控制仪线路图.....</b>	<b>345</b>		

## 毛主席语录

我们不能走世界各国技术发展的老路，跟在别人后面一步一步地爬行。我们必须打破常规，尽量采用先进技术，在一个不太长的历史时期内，把我国建设成为一个社会主义的现代化的强国。

### 第一章 半导体集成电路一般介绍

#### 1-1 战无不胜的毛泽东思想是发展我国半导体集成电路的指路明灯

四海翻腾云水怒，五洲震荡风雷激。

“当前，世界革命进入了一个伟大的新时代。”经过无产阶级文化大革命锻炼的七亿中国人民，在以毛主席为首、林副主席为副的党中央领导下，意气风发，斗志昂扬，高举革命大旗，阔步前进，在阶级斗争、生产斗争和科学实验三大革命运动中，取得了一个又一个新的胜利，创造了一个又一个人间奇迹。战斗在电子工业战线上的工人阶级、革命干部和革命知识分子，响应党中央的战斗号令，以革命统帅生产，出现了一派欣欣向荣的大好景象。

集成电路是六十年代开始发展起来的一种新型电子元件，虽然它的历史不长，但由于它的种种优点，因而得到了广泛的重视，发展非常迅速，成为当前电子设备微小型化和提高工作可靠性的重要技术途径，它在空间研究、核武器、导弹、雷达、电子计算机和军事通讯装备方面的意义就更加明显。例如军事通讯装备采用了集成电路就可大大缩小体积、减轻重量，能很好地适应战备的需要。

集成电路本身是没有阶级性的，但它掌握在不同阶级手中就

要为不同的阶级利益服务。美帝国主义每年在集成电路方面不惜化费巨资，生产大量的集成电路，它们拼命发展集成电路的目的就是为了“对内剥削和压迫，对外侵略和杀人”。美帝在越南战场上已经投入了包括用集成电路装备的各种现代化武器，但是这些现代化武器挽救不了它必然失败的命运。社会帝国主义为了其扩军备战、扩张侵略的需要，也力图发展集成电路的生产，但是由于它们倒行逆施，在国内复辟资本主义，造成了严重的经济困难，工农业生产停滞不前，只得向资本主义国家乞讨集成电路技术。日本反动派为了复活军国主义，重温其“大东亚共荣圈”的迷梦，也在大搞军事电子工业，它一方面生产集成电路供给军事装备用，另一方面作为资本输出去剥削和掠夺东南亚各国人民。

集成电路是劳动人民长期生产实践经验的产物，但是在资本主义国家里，它被用来剥削人民、掠夺人民和屠杀人民。在伟大的社会主义中国，劳动人民当家作主人，集成电路掌握在无产阶级的手里，为我们的社会主义革命和社会主义建设服务。我国工人阶级掌握了集成电路，就能利用它更好地向全世界人民宣传毛泽东思想，就能更有力地支援国防现代化建设，并为整个国民经济全面技术改造，创造有利条件。用毛泽东思想武装起来的中国人民具有最大的聪明才智，一定能够生产更多更好的集成电路，狠狠打击帝、修、反，支援世界革命。

我国集成电路的发展，经历了一段曲折的道路，在它的前进过程中，受到了刘少奇反革命修正主义路线的严重干扰，两个阶级、两条道路、两条路线的斗争始终是十分激烈的。

早在一九六〇年，我国工人阶级和革命知识分子在毛主席革命路线的指引下，就以敢想、敢说、敢干的革命精神，克服了重重困难，试制成功了当时国外才刚刚出现的锗集成电路（这是半导体集成电路的前身），但是这一新生事物后来被刘少奇及其代理人扼杀了。在国家遭受三年自然灾害期间，刘少奇及其同伙疯狂反对总路线、大跃进和人民公社三面红旗，大砍大杀我国的半导体工业，使得工人阶级在大跃进期间自力更生、白手起家创办起来的许多

半导体工厂被迫下马，严重阻碍了我国半导体事业的发展。他们还勾结资产阶级技术“权威”，竭力推行“爬行主义”和“洋奴哲学”的反革命修正主义路线。六十年代半导体的水平是硅器件和集成电路，刘少奇及其在电子工业部门的代理人却坚持要从锗器件做起，甚至要一些工厂从电子管和三十年代的氧化亚铜整流器、硒整流器搞起。他们同毛主席关于“打破洋框框，走自己工业发展道路”的指示大唱反调，推行一条“从仿制到仿制”的爬行主义路线，原封不动地照搬外国落后产品的工艺，甚至把西方资本主义国家初期的晶体管商品拿来，照着葫芦画瓢，这样爬来爬去，产品好几年也没有过关。

一九六四年我们伟大领袖毛主席向全国人民发出号召：“我们必须打破常规，尽量采用先进技术，在一个不太长的历史时期内，把我国建设成为一个社会主义的现代化的强国。”我国第一颗原子弹的试验成功震动了整个世界，大长了中国人民的志气，大灭了帝、修、反的威风。在毛主席的赶、超世界先进水平的伟大号召指引下，我国工人阶级和革命知识分子，发扬了“自力更生”、“艰苦奋斗”的革命精神，依靠自己的力量，攻克了晶体管生产的先进技术——平面技术，自己动手制造了成套的生产设备，并先后试制成功了硅平面晶体管和半导体集成电路。

但是刘少奇及其代理人却迷信洋人，看不起我国工人阶级的创造发明，他们把半导体工业的发展寄托于从国外“技术引进”上。为了从外国进口设备，购买专利，他们在帝、修、反面前卑躬屈膝，听任外国资本家以种种无理的条件来刁难、欺侮我们。刘少奇及其代理人对外搞投降主义，对内又大搞神秘主义，规定了种种清规戒律来束缚群众的手脚，对发展电子工业的群众运动大泼冷水，使赶、超成为少数研究单位的事情，关起门来冷冷清清地搞，一年也出不了几种新产品。在刘少奇反革命修正主义路线的干扰下，我国电子工业的发展受到了严重的影响，工人阶级的革命积极性和创造性受到了压制，群众自力更生的成果被扼杀。

伟大的无产阶级文化大革命彻底摧毁了刘少奇的资产阶级司

令部，夺回了被他们所篡夺的那一部分权力，工人阶级成了科学技术的主人，在以毛主席为首、林副主席为副的党中央的亲切关怀下，我国的电子工业正以前所未有的发展速度突飞猛进。在批判了刘少奇的“洋奴哲学”、“爬行主义”、“专家治厂”等反革命修正主义路线的基础上，一个大搞电子工业的群众运动的新高潮已经在全国范围内掀起。广大革命群众怀着为伟大领袖毛主席争光，为伟大社会主义祖国争光的英雄气概，以高昂的革命斗志投入了电子工业的大会战。许多小厂或里弄工厂工人，以及一些中学也都搞起了电子工业，他们虽然本来不懂电子技术，但是他们怀着一颗对毛主席的赤胆忠心，坚持自力更生，自己动手，土法上马，在短短的几个月时间内就掌握了硅平面管和集成电路的生产技术。毛主席说：“世间一切事物中，人是第一个可宝贵的。在共产党领导下，只要有了人，什么人间奇迹也可以造出来。”在文化大革命以来的几年中，我国工人阶级发挥了自己的聪明才智，大破洋框框、洋教条，工艺上的技术革新层出不穷，集成电路的产量和品种成倍地增加。“灿烂的思想政治之花，必然结成丰满的经济之果”，一个宏伟壮丽的电子工业大跃进的局面已经呈现在我们的面前，这是毛主席无产阶级革命路线的伟大胜利！是战无不胜的毛泽东思想的伟大胜利！

伟大领袖毛主席指出：“中国人民有志气，有能力，一定要在不远的将来，赶上和超过世界先进水平。”毛主席为我们撑腰，我们一定要为毛主席争气。中国工人阶级满怀豪情壮志，充满了必胜的信心，打响了一场电子工业赶超世界先进水平的翻身仗。西方资产阶级能够做到的，东方无产阶级一定能够做到；西方资产阶级不能做到的，东方无产阶级也一定能够做到。让帝国主义、社会帝国主义和各国反动派在我们面前发抖吧，胜利一定是属于我们的！

## 1-2 集成电路的发展与种类

### 1-2-1 电子元件制造技术中的新变革

伟大领袖毛主席教导我们说：“人类社会的生产活动，是一步

又一步地由低级向高级发展，因此，人们的认识，不论对于自然界方面，对于社会方面，也都是一步又一步地由低级向高级发展，即由浅入深，由片面到更多的方面。”几十年来，电子元件的生产和应用，也是经历了从电子管到晶体管再到集成电路这样一个由低级向高级发展的过程。在四十年代末、五十年代初发明了晶体管，这是电子元件发展中的第一次飞跃。晶体管比起电子管来，具有体积小、重量轻、耗电省和可靠性高等一系列优点，对于电子设备的微小型化带来很多便利，因而经过了不长的一段时期，它就逐步取代了电子管的地位。但是随着生产斗争和科学实验的发展，对电子技术不断提出了新的要求，晶体管的应用就遇到了新的矛盾。例如，在现代化的大型电子计算机中，使用的电子元件数目多达几十万个甚至几百万个，随着元件数目的增多，它们之间焊接点的数目也相应增多了。这么多的元件和焊接点中，只要有一个损坏，就会影响电子计算机的正常工作。一台大型的电子计算机，虽然对其中的晶体管和其他电子元件进行了精心的挑选，但是它的稳定工作时间仍旧是很有限的，因为，这时候为数众多的焊接点的损坏是很难避免的，它已变成引起机器故障的主要矛盾方面了。又例如，在空间研究方面，随着人造地球卫星和宇宙飞船所载运的电子仪器愈来愈多和愈来愈复杂，用晶体管线路无论在体积、重量或是在能源的消耗上，都逐渐不能适应了。这些矛盾就促使电子元件向着进一步微小型化、低功耗和高可靠性的方向发展。

解决上述矛盾的关键是怎样进一步缩小电子元件的尺寸和减少元件之间的焊接点数目，如果单单靠各个元件本身的改进是不能解决问题的。人们设想，假如把一个电路中所需要的晶体管、二极管、电阻和电容等元件，通过一定的工艺方法，制作在一小块或几小块晶体或陶瓷基片上，再用适当的方法进行互连后，封装在一个管壳之内，那末整个电路的体积就可以大大缩小，而且引出线和焊接点的数目也大为减少。这种设想，在硅平面技术和薄膜技术发展的基础上终于成功地实现了，于是诞生了一种新型的电子元件——集成电路。象图 1-1 的照片就是集成电路同单个晶体管外

形的比较，左面是一只 5G701 半导体集成电路，它包含了两只晶体管、六只二极管和四只电阻，在计算机中可以起一个门电路的作用，但整个体积并不比一只晶体管大很多，它的管脚只有十二根，其中十根是真正的引出线，其余二根是空脚。所以装在整机中，焊接点数目可以大大减少。




图 1-1 集成电路和单个晶体管的外形比较

用这样的集成电路来装配电子计算机或其他电子设备，它的装配密度可以比晶体管提高几十倍到一百倍，而机器的稳定工作时间也可以提高几十倍到几百倍，这在微小型化和高可靠性方面的优点是非常显著的，所以从晶体管发展到集成

电路可以说是电子元件生产和应用领域中的一次新的飞跃。通常把用电子管制造的电子计算机称作第一代计算机，用晶体管制造的叫第二代计算机，而集成电路则是第三代计算机的电子元件。

### 1-2-2 集成电路的三种类型

目前已经发展成功的集成电路，按其结构和工艺方法可以分为三类：一类是以硅平面技术为基础的半导体集成电路；第二类是以薄膜技术为基础的薄膜集成电路；第三类是采用平面技术和薄膜技术相结合的混合集成电路。下面分别对这三类电路作些简单的介绍。

1. 半导体集成电路 利用氧化、扩散、光刻、外延、蒸发等一套平面技术，在一小块硅单晶片上，同时制造出晶体管、二极管、电阻和电容等元件，并且采用一定方法使这些元件在电性能上互相隔离，然后在硅片的表面上蒸发铝层，并用光刻法刻蚀成一定图形，使元件之间需要连接的地方通过铝层而互连成电路。这

样组成的电路为半导体集成电路，又叫单块集成电路。在半导体集成电路中，晶体管和二极管是在硅片中扩散一定的杂质所形成的 $n-p-n$ 结构和 $p-n$ 结；电阻也是在硅片的指定区域中扩散杂质而形成的，一般称这种结构的电阻为扩散电阻；电容则可以是利用 $p-n$ 结特性而制成的 $p-n$ 结电容，也可以是另一种结构的金属-氧化物-半导体电容，它是以硅片表面的氧化层作为介质，氧化层下面的高掺杂硅作为电容器的一个电极，氧化层上面镀覆的铝层作为另一个电极所构成。图1-2就是半导体集成电路的结构。




图1-2 半导体集成电路的结构

2. 混合集成电路 由于扩散电阻和 $p-n$ 结电容或金属-氧化物-半导体电容在精度、数值范围和温度特性方面都不能满足某些电路性能的要求，因此，发展了一种把平面技术和薄膜技术结合起来的混合集成电路。它是用平面技术来制造晶体管和二极管，而用薄膜技术来制造电阻和电容，两者相结合，构成了电路。混合集成电路大致上有两种形式：一种是将电路中的晶体管、二极管按半导体集成电路方式先做好，然后再在氧化层的某些指定部位上，用




图1-3 多片混合集成电路的结构

真空蒸发或溅射技术制成薄膜电阻及薄膜电容。制造薄膜电阻的材料一般用镍-铬合金或钼；制造薄膜电容的绝缘介质材料一般用二氧化硅、一氧化硅、五氧化二钽或二氧化钛等，电容的上下电极用铝膜，最后以蒸发铝层作为引线将各元件连接成完整的电路。

这种电路称为单块混合集成电路或相容薄膜集成电路。另一种混合集成电路的形式是先将整

个电路中的晶体管和二极管根据实际需要分别做在几块单晶片上，其中不需要隔离的可以做在一块单晶片上，而薄膜电阻和薄膜电容做在另外的玻璃或陶瓷基片上，然后将这几个单片置于同一个底座上，用蒸发金属导线层或热压焊接的方法将其互连成完整的电路。这样整个电路就由几个单片构成，所以一般又称为多片混合集成电路。图 1-3 就是这种多片混合集成电路的结构。

3. 薄膜集成电路 整个电路的晶体管、二极管、电阻和电容等元件以及它们之间的连线，全部由厚度为 1 微米以下的金属、半导体或金属氧化物薄膜重迭构成，这种电路称为薄膜集成电路。薄膜集成电路中的晶体管采用薄膜晶体管，薄膜晶体管目前有两种形式：一种是薄膜场效应硫化镉晶体管；另一种是薄膜热电子放大器。电阻和电容仍然是采用上述的薄膜电阻和薄膜电容。连接材料是蒸发的铝层。由于目前薄膜晶体管的特性较差，这种完全由薄膜元件构成的电路现在尚无实用价值，有待于薄膜晶体管性能进一步的改善。实际上应用的薄膜集成电路是将晶体管、二极管以外的元件用薄膜技术做在玻璃或陶瓷基片上，留下晶体管、二极管的位置，用蒸发铝引线的方法或热压焊接的方法连上单个平面晶体管或二极管。严格讲这类薄膜集成电路实际上是混合集成电路的一种形式。

这三类电路中，除了全薄膜的集成电路尚未成熟外，半导体集成电路和混合集成电路各有优缺点，它们是互相补充的。半导体集成电路的制造方法比较简便，成本低廉，适合于大量生产，体积也比较小，所以它是目前应用得最广泛的一种集成电路。但缺点是扩散电阻和  $p-n$  结电容或金属-氧化物-半导体电容的性能较差，它们的数值范围比较小，如扩散电阻一般不超过几十千欧，再大就比较困难，数值的精度也比较低，温度系数（即温度变化  $1^{\circ}\text{C}$ ，元件数值变化的百分比）比较大，因此限制了电路的性能，对电路设计带来了一些不便。混合集成电路中采用了薄膜电阻和薄膜电容后，在很大程度上克服了上述缺点，但由于它工艺比较繁复，所以生产效率比较低、成本比较高，对于多片混合集成电路更是如此。

本书内容主要是介绍半导体集成电路，所以在以后各章提到集成电路一般都指的是半导体集成电路。

### 1-2-3 集成电路的应用和发展

集成电路从诞生到现在已有将近十年的历史，在这期间，不论在工作频率和开关速度方面，电路的集成度方面，降低功率损耗方面以及应用范围和电路设计方面都有很大的发展。最初半导体集成电路主要应用于逻辑电路，这是因为半导体集成电路的工艺适合于做逻辑集成电路中的元件，例如，逻辑电路中没有电感，电容也用得比较少，电阻的数值和精度，一般的扩散电阻就能够满足要求，而且逻辑集成电路的型式、品种比较简单，同一品种的电路需要量很大，非常适合于大批生产，因此早期制造的半导体集成电路绝大多数是逻辑电路，到目前为止，逻辑集成电路仍然是半导体集成电路的主要产品。但随着集成电路工艺水平的提高以及电路设计上的改进，特别是从应用角度提出的需要，促使半导体集成电路也愈来愈多的应用到线性电路方面，生产了各种类型的放大器。当然，采用薄膜技术同平面技术相结合的混合集成电路，在性能上就更能满足线性电路的要求。因此近几年来线性集成电路的产量和品种也增加很快。

在数量发展的同时，半导体集成电路的频率响应和开关速度都有很大的提高，目前用于线性电路的两个晶体管级的放大器功率增益在 100 兆赫时可超过 30 分贝，逻辑电路的延迟时间已缩短到 1 毫微秒以下。对于混合集成电路，由于没有隔离寄生电容的效应，频率响应和开关速度可以达到更高的水平。

集成电路在集成度方面也有很大的进展，最初的半导体集成电路只是包括十几个元件的单元电路，而目前已能在单块硅片上制成包括几千个元件、上百个电路的大规模集成电路，例如，电子计算机的某些部件可以做一个单片上，这样元件的集成度就大大提高，使半导体集成电路在向微小型化方向发展中又跨出了一大步。

降低功率损耗也是改进集成电路性能的一个重要方面。上述的集成电路中使用的都是  $n-p-n$  晶体管，又称为双极型晶体管，这种集成电路的功率损耗较大。近年来发展一种使用金属-氧化物-半导体晶体管（或称单极型晶体管）的集成电路。这种集成电路的突出优点是功率损耗极低，比一般以双极型晶体管为基础的集成电路低 2~3 个数量级。单极型晶体管集成电路的结构和低功率损耗的特点，使它很适宜于做成大规模集成电路。

集成电路的发展给电路的设计带来新的考虑因素。以前晶体管电路设计中总是希望少用晶体管而多用电阻、电容，这样可以节省成本。而半导体集成电路正相反，因为制造晶体管并不比制造电阻、电容更困难，而且电阻、电容要占据较大的面积，在混合集成电路中更要增加附加的镀膜工艺。因此在集成电路设计中尽量多用晶体管而少用电阻、电容，电感则只有在万不得已的情况下才采用，而且是外接的，这和一般晶体管电路设计的考虑是有原则区别的。另外，为了有利于工艺制造，在集成电路设计中要求元件绝对公差的限度放得宽一些，某些电路参数最好由元件数值的相对比值来确定，这些都是集成电路设计时要考虑的新因素。电路设计的改进，又反过来为集成电路的广泛应用开辟了新的途径。就现在的集成电路来讲，它已经打破了元件制造与电路设计之间的界限，使设计、制造和应用更紧密地结合在一起了。

### 1-3 半导体集成电路的制造方法

制造半导体集成电路要经过几十道工序操作，每一道工序操作的好坏都会影响集成电路的质量，关于这些工艺操作的细节，将在以后各章中陆续介绍，为了使大家对于制造集成电路的全貌先有一个总的了解，我们在这里作一概括性的介绍。

制造半导体集成电路一般是先将硅单晶切成大片，经过仔细的研磨和抛光，然后用氧化、光刻、扩散、外延、蒸发等一系列操作，在单晶片上按照一定的图形和结构制造出我们所需要的电路来。每一个电路的图形尺寸是很小的，只有 1 平方毫米左右，所以在一

块大片上可以同时制作几十个到几百个电路。例如上海各工厂的工人进行技术革新，普遍推广采用大圆片直接投料，在直径为30毫米左右的大圆片上，可以制作300多只相同图形的电路。这些电路经过初测以后，将不合格的用墨涂去，再用划片机将它们划开，分成一个一个的小块，每一小块就是一只完整的电路。初测时合格的电路小片，就可以烧结到管座上，然后用热压法焊上引线，经过封管、老化、总测、分档、喷漆、打印后就成为电路的成品了。图1-4就是上述过程的示意图。




图1-4 集成电路的制造过程

从上面的叙述可以看出，在初测划片以前，电路的结构已经基本形成了，划片以后的几道工序（一般称为后工序），主要是将合格的电路半成品装配起来，完成最后的工作。后工序对电路的成品率、可靠性和生产效率等都有比较大的影响，需要认真去做，但是电路的基本结构和特性是在前工序中形成的，下面我们就着重介绍前工序。


在前工序中不但要制造出集成电路中所需要的各个晶体管、二极管、电阻和电容等元件，还要设法把它们隔离和连接起来。在







半导体集成电路中隔离是很重要的，而隔离的方法也比较多，目前常用的有  $p-n$  结隔离和介质隔离两种，前者是利用  $p-n$  结的单向导电的特性，后者是利用二氧化硅的绝缘作用，来达到隔离的目的。下面我们分别介绍用这两种隔离方法制造集成电路的工艺。

### 1-3-1 $p-n$ 结隔离的工艺流程

图 1-5 是用  $p-n$  结隔离方法制造集成电路的前工序流程图和硅片结构图。

现在对这些工序简单加以说明：①原始硅片叫做衬底，是  $p$  型的，电阻率 8~13 欧姆·厘米，进行过一定的研磨和抛光；②预氧化，将硅片放到一千多度的高温下通氧气，使硅片的表面生成一层二氧化硅 ( $\text{SiO}_2$ )，叫做氧化层；③光刻隐埋区，用光刻的方法把一部分氧化层去除掉，开出一些隐埋扩散的窗口；④隐埋扩散，在高温下，将杂质锑从氧化层的窗口扩散到硅里面去，形成一个高浓度的  $n$  型隐埋层（关于这个隐埋层的作用将在第四章说明），并将氧化层全部去掉；⑤外延，在衬底上面生长一层  $n$  型硅，叫做外延层，外延层的厚度为 6~10 微米，电阻率约 0.3~0.5 欧姆·厘米，相应的杂质浓度约  $2 \times 10^{16}/\text{厘米}^3$ ；⑥进行隔离氧化；⑦光刻隔离区，用光刻方法在氧化层上开出一些隔离槽的窗口；⑧浓硼隔离扩散，将杂质硼从隔离槽的窗口扩散进去，穿透外延层，到达衬底，这样就









图 1-5 p-n 结隔离集成电路制造的流程图


造成了一个一个强  $p$  型的隔离槽，它把整个  $n$  型外延层分割成好几块，叫做几个隔离岛，将来在这些隔离岛上分别制造晶体管、二极管和电阻等元件；⑨隔离扩散以后进行基区氧化（一次氧化）；⑩光刻基区，在氧化层上开出基区窗口；⑪基区扩散，将杂质硼从基区窗口扩散进去，在  $n$  型隔离岛上形成一个  $p$  型区域， $p$  型扩散层的厚度控制在 2.5~3 微米，杂质的表面浓度约为  $2.5 \times 10^{18}/\text{厘米}^2$ ，基区扩散的同时，进行发射区氧化（二次氧化）；⑫光刻发射区；⑬发射区扩散，扩散的杂质是磷，扩散后形成一个  $n^+$  区，扩散深度一般不超过 2 微米，杂质浓度比基区（ $p$  型扩散区）高得多，表面浓度可以达到  $10^{20} \sim 10^{21}/\text{厘米}^2$ ；⑭再进行引线孔氧化（三次氧化）；⑮用光刻法开出引线孔窗口；⑯在整个硅片表面蒸发上一薄层铝；⑰反刻引线，按一定的图形将铝层上面不需要的地方去除，并进行合金化，即将整个硅片放在 580°C 左右的真空或氮气中加热，使铝与硅片之间形成良好的电极接触。到了这一步，电路的基本结构就已经形成了。在插页上的图 1-6 就表示了这样的集成电路各道工序的俯视照片。

这里需要说明一点：在逻辑电路的制造工艺中，有时还要加一道金扩散工序，可以放在隔离扩散以后，同基区氧化同时进行，但这一道工序对硅片的结构是没有影响的，我们在图 1-5 中省略了。


在图 1-5 ⑰的剖面图中，三个隔离岛分别表示出了电阻、晶体管和二极管这三种元件，我们把它们分开来画在图 1-7 中。电阻是由  $p$  型扩散层做成的；晶体管是由磷扩



(a) 电阻



(b) 晶体管




(c) 二极管

图 1-7 电阻、晶体管和二极管的结构图

散  $n^+$  层、硼扩散  $p$  层和  $n$  型外延层所组成；二极管是由磷扩散的  $n^+$  层和硼扩散的  $p$  层组成。这几个元件之间的隔离是靠了  $p$  型衬底和  $p^+$  隔离槽，它同  $n$  型外延层之间形成了一个  $p-n$  结，利用  $p-n$  结的单向导电性，两个隔离岛之间就不会有电流，所以起到了隔离的作用（详见第三章的  $p-n$  结原理）。

### 1-3-2 介质隔离的工艺流程

介质隔离又称二氧化硅隔离，它的工艺流程如图 1-8 所示。






图 1-8 介质隔离集成电路制造的流程图

这些工艺的说明如下：①原始硅片是  $n$  型单晶，厚度约为 30 丝(300 微米)，经研磨、抛光，使表面平整、光滑，并且上下表面高度平行；②高温氧化，生长一层氧化层；③按一定的图形，光刻出隔离槽；④在整个表面盖一薄层铝；⑤套刻，即用光刻的办法在铝层上刻出同氧化层完全套准的图形；⑥腐蚀隔离槽，在硅片表面没有铝层和氧化层保护的地方用化学腐蚀方法去除一部分硅，形成一个凹槽，槽深约为 50 微米，腐蚀以后抛去铝层和氧化层；⑦隐埋扩散，在整个上表面扩散一层杂质锑，形成一层高浓度的  $n^+$  隐埋层；⑧在表面上淀积一层二氧化硅，厚度可以在 1~4 微米之内；⑨再外延生长一层多晶硅，厚度约 40~50 丝；⑩以单晶面为基准，研磨多晶面，磨去约 10~20 丝，余下 30 丝多晶和 30 丝单晶，这样磨过的多晶面就和单晶面平行，可以作为研磨单晶面的基准面；⑪研磨单晶面，直到显示出隔离槽的图形，然后进行抛光，到隔离槽有一定宽度时止。到了这一步各个  $n$  型隔离岛就形成了，在这些隔离岛上可以分别制作晶体管、二极管和电阻等元件，并通过蒸发铝层

进行互连，以下各道工序操作同  $p-n$  结隔离的情形是一样的，所以不再重述。




图 1-9 介质隔离集成电路的隔离图形

各个  $n$  型小岛之间有二氧化硅和多晶硅把它们隔开，二氧化硅是绝缘介质，所以起到了隔离的作用，外延的多晶硅主要起支撑作用。图 1-9 就是介质隔离集成电路的隔离图形的俯视照片。

### 1-3-3 两种隔离方法的比较

介质隔离和  $p-n$  结隔离在应用和制造上各有其特点。毛主席教导我们：“有比较才能鉴别。”下面我们将对这两种隔离方法作一比较。

从性能上来讲，希望隔离的耐压高，漏电流小，寄生电容和其他寄生效应小，在这些方面，介质隔离要比  $p-n$  结隔离来得好。一般  $p-n$  结隔离的耐压只有 20 伏左右，而介质隔离耐压在 100 伏以上，高的可达 1000 伏；介质隔离比  $p-n$  结隔离的寄生电容小一个数量级，漏电流小几百到一千倍，其他寄生效应也较小。而且介质隔离的抗辐射能力比  $p-n$  结隔离来得强，能更好地适应空间和核研究的需要，所以用介质隔离方法可以制得性能较为优越的电路。毛主席教导说：“我们必须学会全面地看问题，不但要看到事物的正面，也要看到它的反面。”介质隔离虽然有以上的许多好处，但是它有一个很大的缺点，就是它的隔离工序比较复杂，特别是研磨多晶和单晶硅的工作量很大，又耗费时间，掌握起来也比较困难，这对于大规模生产是极为不利的。所以目前从数量上来看，介质隔离不如  $p-n$  结隔离发展来得快。一些“专家”、“权威”曾因此断言介质隔离工艺不可能在工厂大量生产。我国工人阶级最聪明、最有才智，他们针对介质隔离研磨繁复这一缺点，创造了用平面磨

床磨削外延片的新技术，比原来手工研磨工效可以提高3~4倍，并且尺寸控制比较精确方便，成品率也有很大提高，这为用介质隔离方法生产集成电路开辟了良好的前景。

$p-n$  结隔离虽然性能不及介质隔离，但是在一般要求之下，它的这些缺点不一定是很突出的矛盾，例如，它的耐压有20伏，足够一般应用，漏电虽然比介质隔离大，但不难控制在1微微安以下，同时采取一些工艺措施，如缩小图形尺寸等，也可以使寄生电容和其他寄生效应减小。而它有一个最大的优点是工序比较简单，便于大量生产，生产效率很高，成本比较低，从目前情况来看，一条 $p-n$  结隔离的生产线，它的生产能力比起介质隔离来要高得多。

所以我们在选择隔离方式的时候，应当“按照实际情况决定工作方针”。在 $p-n$  结隔离能够满足要求的地方尽量采用 $p-n$  结隔离的方法，而在要求比较高的情况，采用介质隔离。此外还应当不断革新新技术，克服这两种隔离方法的各自缺点，并发展新的更为优越的隔离方法。

两种隔离方法的比较可以列成表格如下：

表1-1  $p-n$  结隔离与介质隔离的比较

隔 离 方 法 特 性	$p-n$ 结 隔 离	介 质 隔 离
隔 离 电 容	$3 \times 10^{-4}$ 微微法/微米 <sup>2</sup>	$3 \times 10^{-5}$ 微微法/微米 <sup>2</sup>
隔 离 耐 穿 电 压	约 20 伏	大于 100 伏
隔 离 漏 电 流	几个毫微安	几个微微安
形 成 隔 离 所 需 的 工 序	8	11
工 艺 难 易	工艺易控制，成品率较高	隔离工艺复杂，成品率低

#### 1-3-4 其他隔离方法介绍

1. 多晶隔离 多晶隔离的基本过程与 $p-n$  结隔离相似。以 $p$ 型硅作为衬底，经隐埋扩散和氧化、光刻以后，留下隔离槽的氧化

层，见图 1-10(a)；然后选择适当的外延条件，使隔离槽生长多晶




图 1-10 多晶隔离过程示意图

硅，其余区域仍生长单晶硅，见图 1-10(b)。以下的工艺中与  $p-n$  结隔离法所不同的是隔离扩散并不单独进行，而是同基区扩散一起做。由于硼在多晶硅中扩散速度极快，在扩散基区时，足以使硼穿过整个多晶区，而与周围的 n 型硅形成  $p-n$  结，实现了隔离要求，见图 1-10(c)。

由于这种方法的隔离扩散不单独进行，所以它与  $p-n$  结隔离相比有如下几点优点：

- (1) 工艺简单，省略了氧化及单独进行隔离扩散两道工序。
- (2) 基本上避免了隔离扩散时杂质的横向扩散，从而使隔离槽的尺寸大为缩小，减小了分布电容，电路的开关速度可以提高。

2. 混合隔离 混合隔离是介质隔离的变型。它以 p 型硅作为衬底材料，进行隐埋扩散、氧化及光刻后，保留隔离槽的氧化层，见图 1-11(a)；用选择外延法在单晶衬底上生长单晶，而在隔离槽的氧化层上不长晶体，见图 1-11(b)；在进行氧化后，再用多晶硅填满隔离槽，见图 1-11(c)；磨去多余的多晶硅，露出 n 型外延层，见图 1-11(d)，从而达到隔离的要求。它的优点是大大减小了隔离  $p-n$  结的寄生电容。与介质隔离相比，则研磨的要求较低。

除此以外，还有新发展的采用梁式引线工艺的空气隔离方法和采用硅-蓝宝石技术的隔离方法等。上述这些新的隔离方法虽然有各种优点，但任何事物都是“一分为二”的，它们都还存在一些缺点，例如工艺复杂，掌握较难，或成本较高等等，所以现在还没有普




图 1-11 混合隔离过程示意图

遍采用。毛主席教导我们：“你要知道梨子的滋味，你就得变革梨子，亲口吃一吃。”要对各种隔离方法作出全面的比较和改进，必须通过一定的实践来达到。

## 毛 主 席 语 录

自然科学是人们争取自由的一种武装。人们为着要在社会上得到自由，就要用社会科学来了解社会，改造社会进行社会革命。人们为着要在自然界里得到自由，就要用自然科学来了解自然，克服自然和改造自然，从自然里得到自由。

## 第二章 半导体的电阻率、寿命和位错

制造半导体二极管、晶体管和集成电路，要选用一定规格的半导体材料。例如，制造 5G701 集成电路，目前可以采用电阻率为  $8\sim13$  欧姆·厘米、位错密度在  $3000/\text{厘米}^2$  以下的  $p$  型硅单晶；制造 3AX71 型低频小功率晶体管，采用电阻率为  $2\sim4$  欧姆·厘米、寿命为几十微秒、位错密度为  $3000\sim5000/\text{厘米}^2$  的  $n$  型锗单晶。

上面提到的电阻率、导电类型( $n$ 型或 $p$ 型)、寿命和位错密度都是用来说明半导体材料规格的，称为半导体的材料参数。

在制造晶体管和集成电路时，对这几个参数的选择是很要紧的，如果这几个参数选择不当，做出来的管子和电路的电学特性就不好，例如，耐压低，晶体管的放大系数太小，工作频率不高等等，甚至于根本做不出管子和电路。

毛主席教导我们：“不论做什么事，不懂得那件事的情形，它的性质，它和它以外的事情的关联，就不知道那件事的规律，就不知道如何去做，就不能做好那件事。”为了更好地制造半导体集成电路，我们需要掌握半导体集成电路的基础知识，弄清楚同半导体集成电路密切有关的这几个参数。在这一章里，我们就从这几个参数开始入门，先介绍电阻率和导电类型，然后再说明寿命和位错密度。

## 2-1 半导体导电性的特点

电阻率不但是半导体也是金属和绝缘体所具有的电学参数，就这一点来说，它反映的是物体的普遍性质。但是半导体的电阻率又有它自己的特点。毛主席教导我们：“科学研究的区分，就是根据科学对象所具有的特殊的矛盾性。”“不研究矛盾的特殊性，就无从确定一事物不同于他事物的特殊的本质”。下面我们先说明电阻率的一般意义，然后介绍半导体电阻率这一矛盾的特殊性。

### 2-1-1 电阻率、电导率和迁移率

在电学中，我们知道电阻率是代表一个长1厘米，截面积为1厘米<sup>2</sup>的物体的电阻，用符号 $\rho$ 表示，单位是欧姆·厘米。电阻率的倒数叫电导率，用符号 $\sigma$ 表示，单位是1/欧姆·厘米。电阻率和电导率是反映一个物体导电本领大小的，电阻率越低，或者说电导率越高，那末物体的导电本领越强。

我们还知道，金属之所以能够导电，是因为它里面有许多可以自由运动的电子。在电场作用下，这些自由电子就有规则地沿着电场的反方向流动，构成了电流。自由电子的数目愈多，或者它们在电场作用下作有规则流动的平均速度愈大，电流就越大。这好比用汽车载运货物，汽车越多，开的速度越大，那末货物的运输量就愈大。电子流动载运的是电量，所以我们给这些导电的电子一个外号，叫载流子。

金属的电阻率或电导率同载流子数目、流动的平均速度之间有什么样的定量关系呢？如果我们用 $n$ 代表1厘米<sup>3</sup>体积中的自由电子数目，叫做载流子浓度； $q$ 代表一个电子的电量；电子在电场作用下流动的平均速度大小用一个量叫做迁移率 $\mu$ 来反映，因为电子的流动是电场引起的，电场愈强，电子流动得愈快，迁移率就是指在1伏/厘米的电场作用下，电子流动的平均速度，单位是厘米<sup>2</sup>/伏·秒。那末电导率 $\sigma$ 同上面这些量成正比，具体的关系是：

$$\sigma = n \cdot q \cdot \mu \quad (2-1)$$

或

$$\rho = \frac{1}{n \cdot q \cdot \mu} \quad (2-2)$$

例如，铜在 0°C 时的电导率  $\sigma = 6 \times 10^5$  (1/欧姆·厘米)，它的电子浓度  $n = 8.5 \times 10^{22}$ /厘米<sup>3</sup>，电子电量  $q = 1.6 \times 10^{-19}$  库仑，那末根据(2-1)式就可以算出它的电子迁移率：

$$\mu = \frac{6 \times 10^5}{8.5 \times 10^{22} \times 1.6 \times 10^{-19}} = 43 \text{ (厘米}^2/\text{伏}\cdot\text{秒})$$

### 2-1-2 半导体电阻率的特点

同金属相比较，半导体电阻率主要有下面四个特点：

1. 数值大 金属的电阻率很小，只有  $10^{-6} \sim 10^{-4}$  欧姆·厘米，例如铜的电阻率是  $1.67 \times 10^{-8}$  欧姆·厘米。而半导体的电阻率比金属大得多，在  $10^{-3} \sim 10^9$  欧姆·厘米范围内。例如，室温 27°C 时，锑化锢的电阻率是  $10^{-8}$  欧姆·厘米，纯锗是 47 欧姆·厘米，纯硅是 214000 欧姆·厘米。

2. 对温度的反应灵敏 金属的电阻率随温度的变化比较小，例如温度升高 1°C，铜的电阻率仅增加 0.4% 左右，也就是说温度升高 100°C，电阻率还增加不到一半。而半导体的电阻率随温度变化很显著，例如纯锗，温度从 20°C 升高到 30°C，电阻率就要降低一半左右。

3. 杂质的影响显著 金属中含有少量杂质时，看不出电阻率有什么显著的变化。但是微量杂质在半导体里，却可以引起电阻率很大的改变。例如在纯硅中加入了百万分之一的硼，硅的电阻率就从 214000 欧姆·厘米减小到 0.4 欧姆·厘米左右，如果掺入百万分之一的磷，电阻率也有类似的变化。

大量的实践表明，能使半导体锗、硅的电阻率显著改变的杂质有两类：一类是硼、铝、镓、铟，这些元素是周期表上的 III 族元素；另一类是磷、砷、锑等 V 族元素。我们把掺有 V 族杂质的半导体称做 *n* 型半导体，掺有 III 族杂质的称做 *p* 型半导体。

杂质对半导体电阻率的影响还有一个奇特之处，那就是虽然单独的 III 族或 V 族杂质都可以使锗、硅的电阻率降低，但是把这两类杂质一起掺进去，它们的作用却是互相抵消的。例如，在纯硅中同时掺入这两种杂质，并且它们的数量又差不多，那末硅的电阻率改变反而很小。

4. 光照可以改变电阻率 金属的电阻率不受光照影响；但是适当的光照可以使半导体的电阻率发生显著改变，这种现象叫做光电导。在自动控制装置里面常用的一种元件叫做光导管，或者叫光敏电阻，就是利用半导体的光电导的特性来做成的。

上面讲了半导体的电阻率有这样一些特点，我们不禁要问为什么半导体的电阻率会有这些特点呢？毛主席教导我们：“感觉到了的东西，我们不能立刻理解它，只有理解了的东西才更深刻地感觉它。”只有抓住了事物的本质，掌握它的内部规律性，才能使我们更好地来利用半导体的这些特点，指导我们去实践。我们下面就来剖析半导体导电的内在规律。

## 2-2 半导体为什么能导电

### 2-2-1 锗、硅的晶体结构

做集成电路用的半导体材料一般都是单晶体，单晶体有一个很重要的特点，那就是它里面的原子是很规则地排列起来的。这些原子的排列方式，虽然不能用肉眼看见，但是可以通过一些科学实验来确定它。在锗或硅中，原子排列成一种叫做金刚石结构的型式，图 2-1 就代表了金刚石结构的模型，其中每个小球代表了一个原子，这是一个基本单元，整块的锗或硅单晶可以看成是由这种基本单元在




图 2-1 金刚石结构模型

空间重复排列堆砌起来的，就象整块花布上的图案是由一些基本花样重复印染而成。

在金刚石结构中，每个原子周围都有四个最靠近的原子做它的邻居。这四个最近邻的原子位置正好在一个正四面体的顶角上。

为什么在锗和硅的单晶中，原子会排列成这种金刚石结构呢？

我们知道锗、硅都是四价元素，打开它们的原子结构来看，最外层上都有四个电子。这四个电子是可以拿来同别的原子交换的，叫做价电子。当这些原子结合成晶体时，它们是靠了互相共用价电子而联结在一起的。每个原子拿出一个价电子和它的一个邻居共用，每个邻居也拿出一个价电子和它共用。这两个共用的价电子，使两个硅原子间产生了一种束缚力，就象链条一样把两个原子互相拉住，不易分开。这两个共用的价电子所形成的束缚作用就叫共价键。锗、硅单晶中的原子就是由这种共价键联结起来的，因此，这种晶体有时也称做共价晶体。由于每个锗、硅原子有四个价电子，它们要分别和四个原子组成四个共价键；这四个原子的地位是对称的，所以它们就以正四面体的方式排列起来，组成了金刚石结构。




图 2-2 硅的共价键结构  
(平面示意图)

在前面的图 2-1 中，相邻两个原子之间画的一根短棒就是表示共价键的。有时为了更方便地表示出锗、硅的这种共价结构，我们把图 2-1 改画成图 2-2 那样的平面示意图。在该图中共价键用两根平行的短线来表示。

## 2-2-2 本征激发和导电电子

价键当中的电子是两个原子所共用的，它被束缚在这两个原

子附近，不能到处乱跑。所以共价晶体中虽有大量的价电子，但它们都不是自由电子，不能导电。照这样说，锗和硅应当是绝缘体了，那末它们为什么在一般温度下又能导电呢？毛主席教导我们：“世界上的事情是复杂的，是由各方面的因素决定的。看问题要从各方面去看，不能只从单方面看。”

共价键中的电子虽然处于束缚状态，但是这种束缚不是牢不可破的，只要给电子足够的能量，它就能冲破束缚，到整个晶体中去周游，成为能导电的电子。实验告诉我们，对于硅的价键电子，至少需要给它 1.1 电子伏的能量，才能成为导电电子；对于锗的价键电子，至少需要 0.67 电子伏的能量，才能成为导电电子。这里的电子伏是一种能量单位，符号是 eV，它同能量的焦耳单位有这样的关系： $1(\text{电子伏}) = 1.6 \times 10^{-19}(\text{焦耳})$ 。价键电子冲破束缚所需要的起码的能量称做价电子的激活能，或者叫禁带宽度，一般用  $E_g$  来表示。上面所说的 1.1 电子伏就是硅的禁带宽度  $E_g$  的值，0.67 电子伏就是锗的  $E_g$  值。因此对不同的半导体， $E_g$  是不一样的。

价键电子冲破束缚所需的能量从哪里来呢？在一定温度之下，晶体中的原子要作热运动，就是在它们原来位置附近来回地振动；这种热运动有一定的能量，价键电子可以从原子的热运动中得到能量，而从束缚的状态激发到自由的状态，成为导电电子。所以，单单是价键作用这个因素，电子就只能被原子束缚住。但有了热运动的激发作用，电子可以挣脱价键的束缚而自由，这互相矛盾的两种因素对立统一的结果是：在一定温度下，有一定数目的价键电子激发成为导电电子，使得锗、硅这种共价晶体能够导电。价键电子激发成为导电电子这一过程称做本征激发。

但是上面我们只分析了本征激发的一面——导电电子；本征激发还有它的另一面，那就是价键电子挣脱束缚成为导电电子后，它在价键中留下了一个空位子，我们叫它为空穴。这种在本征激发过程中，作为导电电子的对立物而产生的空穴，又会造成什么影响呢？请看下面。

### 2-2-3 空穴的导电作用

首先要说明的是空穴带有正电荷  $+q$ , 这可以从图 2-3 来看。在图中, 半导体是由带负电荷的电子和带正电荷的硅原子核所组成的, 由于这些正负电荷互相中和, 所以不但整个半导体是电中性的, 在价键完整的硅原子附近也是电中性的。但是在空穴所在的地方, 由于失去了一个带负电的价键电子, 因而破坏了局部的电中性, 出现了未被抵消的正电荷, 我们就可以看作这个正电荷是空穴所具有的。所以空穴带正电, 它所带的电荷大小刚好与电子电荷相等, 电子的电荷是  $-q$ , 空穴的电荷即为  $+q$ 。




图 2-3 空穴和导电电子




图 2-4 空穴的移动

其次要说明的是空穴可以在半导体内自由移动。在图 2-4 中, (甲)这个位置上有了一个空穴, 那末它附近的价键上的电子就有了活动的余地, 可以来填补这个空位子, 例如从(乙)跑一个价键电子到(甲)去, 但在(乙)那里却留下了一个空位子, 这就相当于空穴从(甲)移动到(乙)去了。同样, 如果从(丙)又跑一个电子到(乙)去, 再从(丁)跑一个到(丙)去, 依此等等; 于是空穴就从(乙)再跑到(丙), 再跑到(丁), 等等(在图 2-4 中虚线箭头代表空穴移动方向, 实线箭头代表价键电子移动方向)。因此空穴的移动实际上是价键电子在反方向上移动的结果。这里要指出的是: 价键电子从(乙)转移到(甲), 或从(丙)转移到(乙)等等, 并不需要给它能

量，因为这种转移并不改变总的价格的状况。由此可知空穴一旦产生后，它的移动是自由自在的。

没有外电场时，电子和空穴的运动都是无规律的，不能构成电流。有了外电场，价键中的电子（由于带负电）将沿电场相反的方向来填补空位，这就表现为空穴沿电场相同的方向运动。由于空穴带正电，这样产生的电流方向是沿电场相同的方向。

因此，半导体除了电子导电作用外，还多了一种空穴导电作用。这一点是半导体同金属的最大差异。在金属中只有自由电子一种载流子，而在半导体中可以有导电电子和空穴两种载流子。正是由于这两种载流子的作用，使半导体表现出许多奇异的特性，可以用来制造形形色色的器件。

空穴的导电作用归根结底还是电子运动的结果，不过不是导电电子，而是大量价键中电子运动的集中表现。但是引进空穴概念后，我们就可以把这大量价键电子对电流的贡献用少量的空穴表达出来，实践证明，这样做不仅是方便的，而且是有实际意义的。

#### 2-2-4 能 带 图

从前面的讨论中，可以看到价键电子和导电电子的运动情况完全不同，前者被束缚在价键之中，后者可以在整个半导体内自由运动。这两种电子所具有的能量也是不相同的，导电电子的能量至少要比价键电子的能量高出  $E_g$ 。这些事实告诉我们，半导体中电子的运动情况和它们所具有的能量之间有着一定的联系，电子的能量变了，它的运动情况也就随之改变。如果我们能够画出半导体中导电电子和价键电子的能量图，它对于说明半导体的导电性和其它有关的各种过程（例如在后面几章所讲的  $p-n$  结整流和晶体管放大作用等）是很方便的，这样的图就是半导体的能带图。

在能带图中，电子在各种状态的能量用一系列的水平线标出来，水平线的位置越高，它所代表的电子能量值越大。

价键电子虽然是处在束缚状态，但它们的能量并非只有一个固定的值，而是可以在一定的能量范围之内变动，这个能量范围在能带图 2-5 中表示出来就叫做价带，价带顶的能量  $E_+$  就代表了价键电子可以具有的最大能量。导电电子的能量也可以在一定的范围内变动，在能带图中，这个能量范围叫做导带，导带底的能量  $E_-$  就代表了导电电子所具有的最小能量。因为一个价键电子至少要获得  $E_g$  这些能量，才能成为导电电子，所以在能带图中导带的位置在价带的上面，导带底的能量比价带顶的能量高出一段  $E_g$ 。

半导体中电子的运动状态或者是处于价带之中，那就是束缚的价键电子，或者是处于导带之中，那就是本征激发的导电电子，能量介于  $E_+$  和  $E_-$  之间的电子是没有的，所以我们把导带和价带之间的能带范围叫做禁带， $E_g$  就是禁带宽度。

知道了半导体的能带图是怎么回事以后，作为一个例子，我们说明一下，怎样用能带图来表示本征激发产生导电电子和空穴的过程。本征激发使价键电子成为导电电子，也就是使它在能量上

从价带跃迁到导带中去。我们在导带中画一个小黑点代表激发出来的导电电子，在价带中画一个小圆圈表示价键电子离开后所产生的空穴。本征激发过程则用一个箭头来表示，箭头画成从价带的空穴指向导带的电子，如图 2-6。




图 2-6 用能带图表示本征激发过程

在图 2-6 中，我们只画出表示导带底  $E_-$  和价带顶  $E_+$  的二条横




图 2-5 能带图

线，而把导带和价带的其余部分省去，这是能带图的一种简略画法。在以后的能带图中我们就采用这种画法。

### 2-2-5 本征激发的载流子浓度

导电电子和空穴是一对矛盾。在本征激发过程中，激发出一个导电电子，就同时产生一个空穴。导电电子同空穴相遇，它可以放出多余的能量而落回到空的价键里去（因为导电电子的能量比价键电子的能量要高出  $E_g$ ，它必须放出这些能量后，才能回到价键里面去），也就是它们要复合而消失。所以本征激发的导电电子和空穴“各以和它对立着的方面为自己存在的前提”。

既然本征激发的电子和空穴是成对地产生，成对地复合，因此，它们的数目相等。用  $n$  代表导电电子的浓度， $p$  代表空穴的浓度，那末，对于本征激发，就有下面的式子：

$$n = p = n_i \quad (2-3)$$

$n_i$  称为本征载流子浓度，它代表了本征激发所产生的导电电子或空穴的浓度。

载流子的产生是热激发所引起的，热激发有使导电电子和空穴不断增加的趋势。但是这种趋势将被复合所阻止，因为复合的作用是使导电电子和空穴减少。产生同复合这个矛盾的对立统一，使半导体在一定的温度下可以达到平衡，就是维持一定数目的导电电子和空穴。这时，虽然仍有产生和复合，但产生多少，同时也复合多少，所以导电电子和空穴的浓度是不变的，也就是本征载流子浓度  $n_i$  保持一定。

当温度升高，热运动变得激烈了，于是热激发的作用增强，产生超过了复合，破坏了原来的平衡，因而导电电子和空穴的浓度就要增多。但它不会无限止地增加，因为导电电子和空穴的浓度增加了，它们之间相遇而复合的机会就增加了，复合的作用也要随着增强。当浓度增加到一定的数值，复合又同产生相抵，就在新的基础上达到新的平衡，这时的本征载流子浓度又保持一定，但是要比原来的大，所以  $n_i$  的数值随着温度上升而迅速增加。

另一方面，本征载流子浓度  $n_i$  又同禁带宽度  $E_g$  有关，在同一温度下， $E_g$  越小，价键电子激发成为导电电子所需的能量就越小，




图 2-7 锗、硅的本征载流子浓度随温度变化的曲线

到，随着温度上升，本征载流子浓度  $n_i$  的增加是非常迅速的。对硅来说，在室温附近，温度每升高  $8^\circ\text{C}$  左右， $n_i$  就增加一倍，对锗来说，温度每升高  $12^\circ\text{C}$  左右， $n_i$  增加一倍。

那末导电电子和空穴就越容易产生，所以本征载流子浓度  $n_i$  就越大。不同的半导体材料具有不同的禁带宽度，锗的禁带宽度比硅小，所以在相同的温度下，锗的本征载流子浓度就要比硅大得多。图 2-7 给出锗和硅的本征载流子浓度随温度变化的曲线。从图中可以看出，在室温  $27^\circ\text{C}$  的时候，硅的本征载流子浓度是  $1.5 \times 10^{10}/\text{厘米}^3$ ，而锗的本征载流子浓度是  $2.3 \times 10^{13}/\text{厘米}^3$ ，比硅要大一千多倍。从图 2-7 中也可以看

## 2-3 杂质对半导体导电本领的影响

上面我们讲了本征激发过程对半导体导电所起的作用，在制造集成电路或晶体管时，所使用的大都是含有杂质的半导体材料。对于这种材料，其导电性能往往不是决定于本征激发所产生的载流子，而是决定于材料中所含的杂质，所以我们必须进一步分析杂质对半导体导电本领的影响。通常好象总认为杂质是有害的东西，其实我们应当“一分为二”地来看，杂质过多，或者有我们不希望有的杂质，当然要严重地影响材料的纯度和晶体结构的完整性，因而使材料的质量降低，这是不利的。但是，适当地有控制地掺进一定的杂质（特别是 III、V 族元素），就能够改变半导体的导电性

能，使它具有我们制造器件所需要的特性，这时杂质的影响和作用就是有利的了。这种矛盾的转化，从不利变为有利，必须有一定的条件才能实现。如果我们掌握了其中的规律，我们就能克服杂质的不利影响，发挥它们的有利作用。因此，我们必须弄清楚 III、V 族元素杂质在锗、硅中所起的作用，认识和掌握它的规律性，使它能够为我们生产实践服务。

### 2-3-1 施主杂质和 $n$ 型半导体

在纯净的锗、硅晶体中掺入了少量的 V 族元素（例如磷），就成了  $n$  型半导体。实验证明磷原子跑到硅里面去，它要抢占一个原来是硅原子占据的位置，成为一个替位式的杂质，如图 2-8。

磷原子有五个价电子，它同周围的硅原子进行共价结合时，只要拿出四个价电子同四个邻居共用就够了，还多出一个电子。这个多余的电子虽然没有被束缚在价键里面，但仍受到磷原子核的正电荷的吸引，只能在磷原子的周围运动。可是这种吸引作用终究要比价键的束缚作用弱得多，只要很少的能量就可以使它挣脱这种吸引，一跃而为导电电子，而磷原子就变成为少掉一个电子的磷离子，带正电荷。

使这个多余电子激发到导电状态所需要的能量，叫做杂质电离能  $E_i$ 。根据实验测量的结果，锗中 V 族杂质（磷、砷、锑）的电离能只有 0.01 电子伏左右，硅中 V 族杂质的电离能只有 0.04~0.05 电子伏，这比锗、硅的禁带宽度  $E_g$  要小得多。

这些 V 族杂质在锗、硅中能够很慷慨地施放出电子，所以称之为施主杂质或  $n$  型杂质。它释放电子的过程叫做施主电离。因为施主电离能很小，即使在很低的温度下，受施主束缚的电子也能电




图 2-8 硅中的施主杂质(磷)

离，所以在室温或更高温度，施主杂质差不多全部是电离的。

施主电离的过程也可以在能带图上表示出来。电子得到能量  $E_i$  后，从受施主束缚的状态变成导电状态，所以它在束缚状态的能量比导带底能量低  $E_i$ ，我们就在能带图中  $E_c$  下面划一些短线，表示处在束缚状态的电子能量，叫做施主能级  $E_n$ ， $E_n$  和  $E_c$  的距离等于  $E_i$ ，见图 2-9。在图中，省略了表示能量高低的箭头，我们只要记住能级愈高，代表电子的能量愈高。在施主能级  $E_n$  上画一个小黑点，代表受施主束缚的电子，它得到电离能  $E_i$  后，就从施主能级跳到导带中去，这个过程在图中用一个小箭头来表示。




图 2-9 施主能级和施主电离

### 2-3-2 受主杂质和 p 型半导体

在纯净的锗、硅中掺入少量的 III 族元素（例如硼），就成了 *p* 型半导体。硼在硅中也是替位式杂质。但硼只有三个价电子，它同四个邻居共价结合时，还缺少一个电子，所以，要从别处硅原子的价键中夺取一个电子过来填补。这样就在硅中产生了一个空穴，硼原子则由于接受了一个电子而成为带负电的硼离子，如图 2-10。因为这类杂质在锗、硅中能接受电子而产生空穴，所以叫做受主杂质或 *p* 型杂质。




图 2-10 硅中的受主杂质(硼)

带负电的硼离子同带正电的空穴之间有吸引力的作用，所以这个空穴暂时还受到一些束缚，只能在硼离子的附近活动，不象本征激发的空穴那样可以自由运动。但是如果给它一些

能量，使它挣脱束缚，也就是跳到同硼离子相距较远的地方，硼离子对它的吸引作用变得微不足道，那末这个空穴就同本征激发的空穴一样了，可以自由运动，可以参加导电。使得空穴挣脱受主离子的束缚所需要的能量叫做  $p$  型杂质的电离能。实验测得这个电离能很小，锗中 III 族杂质（硼、铝、镓、铟）的电离能只有 0.01 电子伏左右，硅中 III 族杂质的电离能约为 0.045~0.16 电子伏。因此，在室温下，锗、硅中的受主杂质差不多全部是电离的。

受主能级在能带图上是画在  $E_{+}$  上面、比  $E_{+}$  高出电离能  $E_i$  的地方，因为硅的价键中的电子得到能量  $E_i$  后才能跳到受主的空位中去。在图 2-11 中，用  $E_p$  表示受主能级， $E_p$  上的小黑点代表受主所接受的电子。受主电离过程在图中用小箭头来表示，箭头从  $E_{+}$  指向  $E_p$ ，表示硅的价键电子从  $E_{+}$  跳到  $E_p$ ，而在价带中留下一个空穴。




图 2-11 受主能级和受主电离

### 2-3-3 多数载流子和少数载流子

在杂质半导体中，杂质电离和本征激发是同时存在的。毛主席教导我们：“研究任何过程，如果是存在着两个以上矛盾的复杂过程的话，就要用全力找出它的主要矛盾。”当杂质浓度超过本征载流子浓度时，那末杂质电离就成为主要矛盾了。

例如，对于掺有浓度为  $10^{15}/\text{厘米}^3$  的  $n$  型杂质的硅，在室温时，由于杂质电离激发出同样数目的导电电子，它比起硅在室温时的本征载流子浓度  $n_i$  要大上好几万倍，所以导电电子基本上来自施主的电离。

杂质电离虽然在半导体中产生了载流子，但是它和本征激发不同，它不是成对地产生电子和空穴的。施主杂质电离，产生一个导电电子和一个正离子；受主杂质电离，产生一个自由空穴和一个负离子。这些离子只能在原来位置附近作热运动，不能在整个晶

体中跑，所以不能参加导电。

既然杂质电离不是成对地产生导电电子和空穴，那末在半导体中掺入施主杂质后，导电电子和空穴的浓度是不相等的，导电电子的浓度要比本征载流子浓度高得多，而空穴的浓度不仅没有增加，反而要减少到本征载流子浓度以下。因为掺入施主杂质后，增加了导电电子的浓度，因而也增加了原有空穴的复合机会，导致空穴浓度的减少。可以证明，在一定温度下，不管半导体中有多少杂质，它的导电电子浓度  $n$  和空穴浓度  $p$  的乘积总是保持一定的，同该温度下的本征载流子浓度  $n_i$  的平方相等，即：

$$n \cdot p = n_i^2 \quad (2-4)$$

根据这个关系式，只要知道半导体中的一种载流子浓度，就可以算出另一种载流子浓度。例如，在上面所举  $n$  型硅的例子中，电子浓度  $n = 10^{16}/\text{厘米}^3$ ， $n_i^2 = 2.3 \times 10^{20}/\text{厘米}^3$ ，那末空穴的浓度应为：

$$p = \frac{n_i^2}{n} = \frac{2.3 \times 10^{20}}{10^{16}} = 2.3 \times 10^5/\text{厘米}^3$$

比本征载流子浓度要低得多。因此在  $n$  型半导体中，空穴的浓度总是远远小于导电电子的浓度的，我们把  $n$  型半导体中的导电电子叫做多数载流子，空穴叫做少数载流子。

在  $p$  型半导体中，情况刚好相反。它的空穴浓度比本征载流子浓度高得多，而导电电子则很少。因此， $p$  型半导体中的多数载流子是空穴，少数载流子是导电电子。

#### 2-3-4 杂质的补偿作用

假如在一块半导体里，既有  $n$  型杂质，又有  $p$  型杂质，将会怎样呢？这个问题在生产实际中经常要碰到。例如在制造集成电路的过程中，为了获得一个  $n-p-n$  的结构，先在  $n$  型外延层上扩散一层受主杂质硼，这一层晶体就从  $n$  型变成  $p$  型，再在  $p$  型层上扩散一薄层施主杂质磷，使这一薄层又转变为  $n$  型。为什么会有这样的转变呢？因为  $n$  型杂质和  $p$  型杂质的作用可以互相抵消，这称

为杂质的补偿作用。

比如，在原来的  $n$  型硅中，施主杂质的浓度是  $2 \times 10^{16}/\text{厘米}^3$ ，扩散进去的浓度约为  $10^{17}/\text{厘米}^3$  的硼，那末这一层里，既有施主，又有受主，但受主浓度  $N_p$  大于施主浓度  $N_n$ ，这时，施主能级上的  $N_n$  个多余电子不是释放到导带，而是先去填补受主能级，如图 2-12(a) 中长箭头所表示的那样。 $N_p$  个受主能级中有  $N_n$  个被施主电子填补了，还有  $(N_p - N_n)$  个受主能级是空的，要靠价带电子激发上去填补，也就是可以在价带中产生  $(N_p - N_n)$  个空穴，这就是图 2-12(a) 中的短箭头所表示的。在上面的例子中， $N_p - N_n = 10^{17} - 2 \times 10^{16} = 8 \times 10^{16}/\text{厘米}^3$ ，价带中的空穴浓度也差不多是  $8 \times 10^{16}/\text{厘米}^3$ ，因为  $n \cdot p = n_i^2 = (1.5)^2 \times 10^{20}/\text{厘米}^6$ ，所以导电电子浓度只有  $2.9 \times 10^{13}/\text{厘米}^3$ ，空穴浓度远远大于导电电子浓度，半导体表现为  $p$  型。




图 2-12 杂质补偿作用

同理，假如施主杂质超过受主杂质，那末施主电子一部分去填补受主能级，其余的  $N_n - N_p$  个电子激发到导带，结果导带电子多于价带空穴，半导体表现为  $n$  型，如图 2-12(b) 所示。

因此，两种杂质同时存在时，半导体的导电类型决定于浓度大的那种杂质。利用杂质的补偿作用，我们就能根据需要用扩散的方法来改变半导体的导电类型。

假如施主浓度和受主浓度刚好相等，即  $N_n = N_p$ ，那末施主电子刚好填补全部受主能级。这时，半导体中虽然杂质很多，但它们

都不向导带和价带提供电子和空穴，所以载流子浓度仍由本征激发来决定。这种杂质半导体表现出和本征半导体相似的导电特性，这种情形叫做高度补偿。

## 2-4 半导体的电阻率

在本章开始时，我们曾经说过，半导体的电阻率具有数值大、对温度的反应灵敏、杂质的影响显著、光照可以改变它的数值等特点。现在我们就利用上面两节所讲的内容，从本质上来说说明这些特点。我们将着重说明温度和杂质的影响。至于光照对半导体电阻率影响的问题，则留到下一节讲非平衡载流子时去说明。

### 2-4-1 半导体的电阻率公式和纯净半导体的电阻率

前面说过，半导体中有电子和空穴两种载流子，电子带负电荷 $-q$ ，空穴带正电荷 $+q$ 。在电场的作用下，它们的运动方向相反，




图 2-13 电子和空穴在电场中的运动方向以及它们的电流

电子沿电场的反方向流动，空穴沿电场正方向流动，但它们所产生的电流方向相同，都是沿着电场的正方向，如图 2-13 所示，所以半导体的导电作用应该是它的电子导电作用和空穴导电作用的总和。同金属电导率公式(2-1)相比较，半导体的电导率应该是：

$$\sigma = nq\mu_n + pq\mu_p \quad (2-5)$$

电阻率则为：

$$\rho = \frac{1}{\sigma} = \frac{1}{nq\mu_n + pq\mu_p} \quad (2-6)$$

因为电子和空穴有不同的迁移率，所以分别用 $\mu_n$ 、 $\mu_p$ 代表。对各种不同的半导体材料，迁移率数值也不一样。迁移率的数值还要随温度和杂质浓度改变。表 2-1 中列出室温下( $27^{\circ}\text{C}$ )纯的锗、硅

中电子和空穴的迁移率数值。

表 2-1 室温(27°C)时纯锗和硅中电子和空穴的迁移率

(单位: 厘米<sup>2</sup>/伏·秒)

迁 移 率	材 料	
	锗	硅
电子迁移率 $\mu_n$	3900	1400
空穴迁移率 $\mu_p$	1900	500

对纯净的半导体, 利用  $n=p=n_i$ , 就得到:

$$\rho = \frac{1}{n_i q (\mu_n + \mu_p)} \quad (2-7)$$

作为一个例子, 我们用(2-7)式来算一下纯硅在室温时的电阻率。电子的电荷  $q=1.6 \times 10^{-19}$  库仑, 在室温 27°C 时, 硅的本征载流子浓度  $n_i=1.5 \times 10^{10}/\text{厘米}^3$ 。 $\mu_n + \mu_p = 1900$  厘米<sup>2</sup>/伏·秒, 代入(2-7)式得到:

$$\rho = \frac{1}{1.5 \times 10^{10} \times 1.6 \times 10^{-19} \times 1900} = 214000 \text{ (欧姆·厘米)}$$

同样可以算出纯锗在室温时的电阻率是 47 欧姆·厘米。这是由本征载流子所决定的电阻率数值, 所以称做本征电阻率。

金属中的载流子浓度很高, 一般有  $10^{22}/\text{厘米}^3$ , 而半导体中的载流子浓度比金属小得多, 所以它的电阻率比金属大得多, 这就解释了本章一开始所讲的半导体电阻率的第一个特点。

#### 2-4-2 电阻率和杂质浓度的关系

在杂质半导体中, 两种载流子的浓度相差很悬殊, 所以它的电导率主要决定于多数载流子。对  $n$  型半导体,  $n=N_n \gg p$ , 因此:

$$\sigma_n = n \cdot q \cdot \mu_n = N_n \cdot q \cdot \mu_n \quad (2-8)$$

$$\rho_n = \frac{1}{N_n \cdot q \cdot \mu_n} \quad (2-9)$$

对  $p$  型半导体,  $p=N_p \gg n$

$$\sigma_p = p \cdot q \cdot \mu_p = N_p \cdot q \cdot \mu_p \quad (2-10)$$

$$\rho_p = \frac{1}{N_p \cdot q \cdot \mu_p} \quad (2-11)$$

根据(2-9)和(2-11)式,可以看出杂质浓度越高,电阻率就越低。图2-14是根据实验得到的硅电阻率和杂质浓度关系的曲线。利用图2-14,我们就可以很方便地进行电阻率和杂质浓度的换算。举一个例子,硅单晶中每立方厘米有 $5 \times 10^{22}$ 个硅原子,如果在其中掺入了百万分之一的施主杂质砷,那末 $N_s=5 \times 10^{16}/\text{厘米}^3$ ,从图中查出它的电阻率不到0.2欧姆·厘米,比纯硅的电阻率214000欧姆·厘米降低了一百万倍之多。




图2-14 室温时硅电阻率随杂质浓度变化的曲线

反过来,测出半导体的电阻率后,也可以根据图2-14来确定

它里面所含的微量 III、V 族杂质浓度；检验半导体的纯度时，有时就是这样做的。

对于有补偿的杂质半导体，只要把(2-8)～(2-11)式中的  $N_n$  改成  $(N_n - N_p)$ ， $N_p$  改成  $(N_p - N_n)$ ，仍旧可以适用。但对于高度补偿的杂质半导体，从测量电阻率是反映不出它的杂质含量的，因为它的载流子浓度同纯净半导体差不多，电阻率比纯净半导体稍微小一些。所以我们不能机械地看问题，遇到电阻率高的半导体材料就一定认为它是纯度高的。

直接利用(2-9)和(2-11)式进行电阻率和杂质浓度换算时，要注意迁移率随着杂质浓度的增高而下降。不过杂质浓度不太高时（例如低于  $10^{18}/\text{厘米}^3$ ），迁移率的下降还不十分明显，因此可忽略它的改变，而取为纯净半导体的数值。这时电阻率和杂质浓度成简单的反比关系。当杂质浓度很高时，不但迁移率的下降十分显著，而且杂质在室温时也不是全部电离的，这时就不能简单地把载流子浓度看作等于杂质浓度了，用公式(2-9)和(2-11)计算就有较大的偏差。

### 2-4-3 电阻率随温度的变化

温度对半导体电阻率的影响是比较显著的。从事材料鉴定工作的同志都知道，在测试纯材料的电阻率时，一定要注意环境温度，因为在冷天测出的电阻率可以比热天高很多，但是在测试掺杂材料的电阻率时，就没有这样的现象。图 2-15 的曲线表示了两块不同掺杂浓度的材料的电阻率随温度的变化关系。下面就来解释这一现象。

由公式(2-7)知道，纯净半导体的电阻率主要决定于本征载流子浓度  $n_i$ ，而  $n_i$  是随温度升高而迅速增加的，对硅来说，温度升高  $8^\circ\text{C}$  左




图 2-15 半导体电阻率  
随温度的变化

右,  $n_i$  就增加近一倍, 因而纯净硅的电阻率就相应地降低一半左右。

对于杂质半导体来说, 电阻率由公式(2-9)或(2-11)决定, 在室温附近, 因为施主杂质或受主杂质基本上全部电离, 而本征激发在这时还不十分显著, 如图 2-16(a), 因此载流子浓度基本上不随温度变化。这时电阻率随温度的变化就主要由迁移率随温度的变化来决定。由于迁移率的数值一般是随着温度的上升稍有下降, 所以此时电阻率随温度的上升而略微上升。




图 2-16 温度升高, 本征激发的作用逐渐增强

但是, 杂质半导体电阻率随温度变化不大的情况, 只在室温附近一定的温度范围才这样, 在温度比较高时, 矛盾就要发生了。

因为随着温度的升高本征载流子浓度  $n_i$  很快增加。对于  $n$  型半导体, 当  $n_i$  增加到和  $N_n$  相近时, 本征激发的因素就不可忽略了, 如图 2-16(b)。这时不仅有施主的电子, 而且有本征激发的电

子和空穴参加导电。当  $n_t$  增加到比  $N_a$  更大时，本征激发便成为矛盾的主要方面，如图 2-16(c) 所示，半导体的电阻率就主要由本征激发的载流子来决定。

“取得支配地位的矛盾的主要方面起了变化，事物的性质也就随着起变化。”本征激发成为矛盾的主要方面时，载流子的浓度随温度的上升而急剧增加，迁移率随温度的变化远不及它，到了这样的温度，杂质半导体的电阻率就随温度的升高而急剧地下降，表现出同纯净半导体相类似的特性。

很明显，掺杂浓度愈高，本征激发开始起作用的温度也愈高。例如电阻率为 100 欧姆·厘米的  $p$  型硅，它的掺杂浓度约为  $1.4 \times 10^{14}/\text{厘米}^3$ ，当温度达到  $200^\circ\text{C}$  时， $n_t$  的数值同上述数值差不多，本征激发已开始起作用。而电阻率为 10 欧姆·厘米的  $p$  型硅，它的杂质浓度约为  $1.4 \times 10^{15}/\text{厘米}^3$ ，当温度达到  $250^\circ\text{C}$  时， $n_t$  约为  $6 \times 10^{14}/\text{厘米}^3$ ，本征激发还没有起主要作用。

对于同样电阻率的锗和硅单晶，因为它们的禁带宽度  $E_g$  不同， $n_t$  亦不同，所以本征激发开始起作用的温度也不同。 $E_g$  愈大，则  $n_t$  越小，过渡到本征激发的温度就要高些。例如电阻率为 10 欧姆·厘米的  $p$  型锗单晶，它的杂质浓度  $N_a$  约为  $3 \times 10^{14}/\text{厘米}^3$ ，但锗在  $77^\circ\text{C}$  时的本征载流子浓度  $n_t$  已经有  $2.1 \times 10^{14}/\text{厘米}^3$ ，所以在这样的温度，本征激发已经不可忽略了。

## 2-5 非平衡载流子及其寿命

寿命是半导体材料的另一个重要参数，它可以反映半导体材料的质量，例如晶体结构的完整程度，某些杂质和缺陷的多少等。在制造晶体管和集成电路时，寿命的数值对晶体管的放大系数、反向漏电流、开关时间等都有影响。寿命数值太低会使晶体管的放大系数太小而不合格，所以制造一般晶体管希望原材料的寿命尽量大些。

寿命的完整名称应该是半导体中非平衡少数载流子的寿命，有时就简称半导体材料的寿命，不过我们不要误会，它并不是代表

一块半导体材料可以使用多少时间。它的真正涵义是什么呢？下面我们先从非平衡载流子谈起，再谈它的寿命，然后分析一种对寿命影响很大的因素。

### 2-5-1 什么是非平衡载流子

先回顾一下第一节中讲过的一个光电导现象。一块半导体接




图 2-17 半导体的光电导现象

在图 2-17 的线路里，在电流计里就流过一定电流。如果我们用适当的光照射半导体，就会发现流过电流计的电流比原来大了，也就是光照增加了半导体的电导率，这个现象叫做半导体的光电导。

毛主席教导我们：“外因是变化的条件，内因是变化的根据，外因通过内因而起作用。”

光照不过是一种外因，它必须通过半导体本身的内在因素，才能够引起电导的增加。那末内因是什么呢？下面我们就来分析这个问题。

没有光照时，半导体中电子和空穴的平衡浓度分别是 $n_0$ 和 $p_0$ ，假如是 $p$ 型半导体，那末 $p_0 \gg n_0$ 。

当半导体受到光照，光的能量可以使价带中的电子激发到导带，使导带中比平衡时多出一部分电子，价带中多出一部分空穴，这就是图 2-18 中画在方框内的部分。对 $p$ 型半导体来说，这部分增加的电子叫做非平衡少数载流子，增加的空穴叫做非平衡多数载流子，它们的浓度分别是 $\Delta n$




图 2-18 光照在半导体中产生非平衡载流子

和  $\Delta p$  ( $n$  型半导体则相反)。因为光照激发的电子和空穴是成对地产生的，所以  $\Delta n = \Delta p$ 。

非平衡载流子的出现，使半导体载流子数目增多了，所以导电能力增强，这就是引起光电导现象的内在原因。

上面所说的用光照在半导体内部产生非平衡载流子的方法，叫做非平衡载流子的光注入。以后讲到  $p-n$  结时，还要介绍一种更重要的非平衡载流子注入方法，即电注入。

在一般情况下，注入的非平衡载流子比平衡时的多数载流子要少得多，对于  $p$  型半导体来说，就是  $\Delta n$  和  $\Delta p$  都比  $p_0$  小得多，这叫做低注入。但是即使在低注入情况下，非平衡载流子也还是可以比平衡时的少数载流子多得多，即  $\Delta n \gg n_0$ 。例如，在电阻率为 1 欧姆·厘米的  $p$  型硅中， $p_0 \approx 1.5 \times 10^{10}/\text{厘米}^3$ ， $n_0 \approx 2 \times 10^4/\text{厘米}^3$ ，假如注入  $10^{10}/\text{厘米}^3$  的非平衡载流子，那末  $\Delta p$  比起  $p_0$ ，可以忽略，但  $\Delta n$  比起  $n_0$  却多得多，它的作用就不可忽略了。在  $p-n$  结二极管和晶体三极管中，这些非平衡的少数载流子可以成为最活跃的因素，二极管的整流作用、晶体管的放大作用，都是靠了它们的注入和运动来实现的。

### 2-5-2 寿命和复合

1. 非平衡载流子的衰减规律 上面我们只说明了非平衡载流子从无到有的注入过程。光照停止后，引起非平衡载流子注入的外界因素消失了，它们将发生什么变化呢？是象平衡载流子那样在半导体中一直存在下去，还是会逐渐消失？要回答这些问题，我们还是先从客观存在的实验事实说起。

为了研究光照停止后，非平衡载流子浓度  $\Delta n$  ( $\Delta p$ ) 随时间变化的规律，可采用图 2-19 的实验装置（它只是一个示意图，真正的装置




图 2-19 测量非平衡载流子的衰减规律

要复杂得多)。实验的原理如下:

电阻  $R$  比半导体的电阻大得多, 使半导体中流过的电流保持不变。当光照结束后,  $\Delta n$  ( $\Delta p$ ) 随时间变化将引起半导体电阻率(和电阻) 随时间变化, 因此半导体两端的电压  $V$  也随时间变化。可以证明, 在低注入的情形,  $V$  的变化规律就代表了  $\Delta n$  的变化规律。图中的示波器就是用来测量  $V$  的变化的, 示波器的横轴代表时间  $t$ , 纵轴代表  $V$ , 也就是代表  $\Delta n$ 。

实验时先用光照(具体采用的是脉冲式光照)在半导体中注入非平衡载流子, 然后观察光照停止期间它们的变化规律。这时在示波器上观察到  $V$  随着时间按指数规律下降, 就是图中示波器上画的一条指数曲线。可见随着时间  $t$  的增加, 非平衡载流子浓度  $\Delta n$  就减少, 这个减少是按着指数规律变化, 所以是很快的。

2. 寿命的意义 上述非平衡载流子的衰减规律说明了什么呢? 它说明光照停止以后, 非平衡载流子不会永久存在下去, 但也不是一下子全都消失, 而是随着时间逐渐减少, 它们的生存时间有的长些, 有的短些。有一个平均的生存时间, 就是我们所说的非平衡载流子的寿命。

光照结束后, 非平衡载流子要逐渐消失, 这是什么原因造成的呢? 是非平衡载流子的复合作用。

我们知道, 半导体中的电子和空穴可以有一定的机会相遇而消失, 也就是有一定的复合率; 同时热激发又使它们有一定的产生率。在平衡时, 产生率和复合率相等, 所以半导体中的电子浓度与空穴浓度保持一定, 就等于平衡载流子浓度。

当光照射在半导体上时, 在半导体内产生了额外的载流子, 这就使产生率超过了复合率, 引起非平衡载流子的注入。光照停止后, 外界的产生因素去除了, 矛盾又发生了转化, 复合过程成了矛盾的主要方面, 这时复合率超过产生率, 非平衡载流子逐渐消失。复合率超过产生率的部分, 叫做净复合率, 有时就称为非平衡载流子的复合率, 它代表单位时间内, 在单位体积中净复合(消失掉)的非平衡载流子数。

可以把非平衡载流子的复合率同寿命联系起来，从而对寿命的理解更深入一步。如果在单位体积内有  $\Delta n$  个非平衡载流子经过时间  $\tau$  后都将复合掉，那末，单位时间内复合掉的非平衡载流子是  $\Delta n/\tau$ 。这正是上面所说的非平衡载流子的复合率。所以：

$$\text{非平衡载流子复合率} = \Delta n/\tau \quad (2-12)$$

$\tau$  越小，非平衡载流子的复合率就愈大，也就是非平衡载流子复合得愈快。所以寿命的值标志着非平衡载流子复合的快慢。

### 2-5-3 复合中心的作用

用来制造集成电路或晶体管的原始硅材料，它的寿命值一般在几十微秒以上。但是实验发现在制造过程中，经过高温扩散等工艺操作后，寿命值就降低到几个微秒，甚至一个微秒以下。

为什么经过高温处理后，硅材料的寿命会大大降低呢？一般认为有两种可能原因。一种是由于高温处理在材料中引进了某些杂质，例如铜、金、镍、锰……等。这类杂质在硅中的扩散系数都很大，例如在  $1100^{\circ}\text{C}$  时，金的扩散系数要比 III、V 族杂质大  $6\sim 7$  个数量级，因此，它们很容易扩散到硅里面去。在制造过程中，如果清洁工作做得不仔细，硅片的表面上沾有这类杂质，经过高温处理，它们就跑到硅里面去了。另一种可能性是高温处理在半导体中产生一些晶体缺陷（叫做热缺陷），它们也要影响寿命的数值。

金、铜、镍等杂质和晶体缺陷能使半导体材料的寿命大大降低，这就是说它们在半导体中起着促进非平衡载流子复合的作用，为此我们把这些杂质和晶体缺陷称作复合中心。

复合中心是怎样促进非平衡载流子复合的呢？有关的研究表明，这些杂质和缺陷在半导体中也会产生一些电子的能量状态（即能级），这些能级叫做复合中心能级，它们的位置多半是在禁带中部附近，如图 2-20 中的  $E_{c0}$ 。




图 2-20 非平衡载流子的两种复合过程

复合中心能级和前面讲的施主、受主能级不一样，它有捕捉电子和空穴的本领，或叫俘获。如果它先后俘获了一个电子和一个空穴，那末这对电子和空穴就被复合掉了。在能带图上，这个过程就是导带的电子落到复合中心能级中，再从复合中心能级落入价带的空穴中，如图 2-20 中的(乙)过程。经过这样一个过程，消灭了一对电子、空穴，而复合中心能级的状态又回复到同原先一样，可以继续去俘获电子和空穴，所以它不断地起着复合的作用。

没有复合中心时，非平衡载流子是通过一种直接复合的方式复合的，就是电子从导带直接越过禁带落到价带中和空穴复合，这就是图 2-20 中的(甲)过程。

有了复合中心，非平衡载流子不但可以通过(甲)过程复合，而且还可以通过(乙)过程复合。但是，“任何过程如果有多数矛盾存在的话，其中必定有一种是主要的，起着领导的、决定的作用，其他则处于次要和服从的地位。”研究结果表明：在锗和硅中，(乙)过程是主要的，它所引起的复合作用比(甲)过程要大得多。所以加入复合中心后，半导体材料的寿命就大大降低。

#### 2-5-4 掺金对寿命的影响

在前面所提到的复合中心的作用中，我们再着重说明一下金对寿命的影响。

复合中心的存在，使材料寿命降低，它会影响晶体管的反向漏电流和放大系数，这看来是坏事。但正如毛主席所教导的那样：“在一定的条件下，坏的东西可以引出好的结果，好的东西也可以引出坏的结果。”在制造开关管和逻辑集成电路时，为了改善它们的时间参数，降低材料寿命是一个有效的措施，在这种情况下，复合中心这个看来坏的东西，就可以引出好的结果。因为在硅中掺入少量的金，就可以显著地降低材料寿命，而对电阻率和晶体完整性的影响不是十分严重。所以制造 5G701 集成电路时要有一道金扩散的工序。

金、铜、镍、锰……等复合中心杂质都是一些低价的金属，只有

一两个价电子，它们和 III、V 族杂质不同，到了硅里面，拿不出那么多的电子去同硅原子共用，所以不能全部成为替位式的杂质，有一部分只能站在硅原子的空档里，成为一个填隙式杂质，如图 2-21。

金的杂质能级同 III、V 族也不一样，它不是产生一个，而是产生两个能级，一个在导带下面 0.54 电子伏的地方，另一个在价带上面 0.35 电子伏的地方，如图 2-22 所示。两个能级对应于金在硅中不同的状态。因为金在硅中占据了填隙位置时，它可以释放出一个价电子，而成为带正电荷的金离子  $\text{Au}^+$ ，也可以接受一




图 2-22 金在硅中的杂质能级

但是两个能级并不是同时都起作用的，在一定的情况下，只有一个能级起主要作用。在  $n$  型硅中，因为电子很多，金就很容易接受电子成为  $\text{Au}^-$  离子，所以受主能级  $E_{t1}$  起主要作用；而在  $p$  型硅中，因为电子很缺，金就释放出它的价电子成为  $\text{Au}^+$  离子，所以施主能级  $E_{t2}$  起主要作用。

这两个能级所起的复合中心作用也是不同的。在  $n$  型硅中，少数载流子是空穴，所以金对寿命的影响，主要就取决于  $E_{t1}$  俘获空穴的能力；而在  $p$  型硅中，少数载流子是电子，金对寿命的影响就取决于  $E_{t2}$  俘获电子的能力。实验证明， $E_{t1}$  对空穴的俘获能力同  $E_{t2}$  对电子的俘获能力是不同的，前者大约要比后者大一倍。




图 2-21 金在硅中的填隙位置

个电子，成为带负电荷的金离子  $\text{Au}^-$ ，所以它既起施主作用，又起受主作用。在能带图中，下面的那个能级  $E_{t2}$  相当于起施主作用的能级，上面的那个能级  $E_{t1}$ ，相当于起受主作用的能级。

• 48 •

左右，所以在 $p$ 型和 $n$ 型硅中掺入相同数量的金，对寿命有不同的影响， $n$ 型硅的少数载流子寿命要比 $p$ 型硅下降得更多些。

除了金以外，其它的复合中心杂质是不是可以用来降低寿命，改善开关管和集成电路的时间参数呢？现已发现，铜、镍、锰等杂质扩散到硅里面去，很容易在位错线附近大量堆积起来，这些堆积的杂质，非但不能有效地起到复合中心的作用，反而会造成材料的不均匀性，导致管子或电路性能的恶化，所以这些杂质是难于采用的。而金则没有这种情况。此外，选用的复合中心杂质最好是对硅的空穴寿命影响比对电子寿命的影响大得多，以便既能改善时间参数又不致过多影响电流放大系数（这在下册第十三章中还会述及），并且在掺杂工艺上又是比较方便的。从目前来看，还是采用金比较合适。

## 2-6 位错和位错密度

用来说明半导体材料规格的参数，除了上面介绍的电阻率、导电类型和寿命外，还有一个位错密度。位错密度这个参数直接反映出半导体材料中的一种缺陷——位错的多少。那末位错是种什么样的缺陷呢？它对制造集成电路有些什么害处？这就是本节要说明的问题。

### 2-6-1 什么是位错

位错顾名思义就是一种位置的错乱。在2-2中我们曾经说过，单晶体中的原子都是很规则地排列起来的，相隔一定的间距就有一个原子位置，好象印花布上的图案一样。但是在单晶体的生长过程中，由于外界生长条件的影响，使得原子在排列的时候会出现一些缺陷。其中有一类缺陷就象图2-23(a)所画的那样，在它的上半部，原子的排列是正常的，在它的下半部，原子的排列也是正常的，但是在图中符号“上”的附近，原子的排列出现了混乱，我们说在这里就出现了一个位错。可以打一个通俗的比喻来说明，

就好象在水稻田里插秧，开始时很规则地插七列稻秧，中间偶然疏忽少插了一列，变成六列，以后就一直按六列插下去，也就成了图 2-23(a) 中的排列情形。位错就出现在开始少插一列的地方。




图 2-23 棱位错

位错在晶体中是要延伸的。我们把图 2-23(a) 的原子排列画成图 2-23(b) 那样的立体形式，在“上”出现了位错，那末这个位错就成为一条直线，沿着垂直于纸面的方向延伸下去，一直露头到晶体的表面上，所以这种位错又称之为棱位错。

棱位错出现的地方也就是出现晶面不连续的地方。在晶体中，排列在同一平面上的原子组成了一个晶面，象图 2-23(b) 中的面 A、B、C 都是晶面，其中晶面 B 在晶体的上半部是有的，而在下半部就没有，好象它的半个晶面被抽掉了，而剩下半个晶面终止的地方，就成了一条位错线。假如我们翻开一本书，撕掉其中的半张纸，再把书合拢，从侧面看过去，也就会看到这种“抽掉半个晶面”的情况，这同晶体中的位错线是十分类似的。

从上面的说明知道，位错是一种范围较大的晶体缺陷。它往往贯穿于整个晶体，露头在晶体的表面上。所谓位错密度就是在 1 厘米<sup>2</sup>的面积中的位错线根数。例如制造集成电路的半导体材料，其位错密度要小于 3000/厘米<sup>2</sup>，就是指这种材料在 1 厘米<sup>2</sup>的面积内位错线不超过 3000 条。

位错作为一种晶体缺陷，不但要直接影响半导体材料的机械性能和电学性能，而且还要给集成电路的制造工艺带来麻烦。实验表明，位错线能起复合中心的作用，对半导体寿命有较大影响；此外，在杂质扩散过程中，沿位错线的扩散速度比较快，很容易造成 $p-n$ 结的结面不平整甚至穿通。这些都要影响集成电路的性能。因此，一般对制造集成电路或晶体管的半导体材料，总是希望其位错密度小些。

但是我们也不能机械地认为做集成电路的材料，其位错密度非要小于 $3000/\text{厘米}^2$ 不可，事实上不少工厂通过实践证明位错密度在 $8000/\text{厘米}^2$ 以下，仍可做出电路，但成品率有所下降。因此，我们应当一方面尽量提高制备单晶的质量，提供更多更好的低位错或无位错材料，另一方面对现有位错密度较高的材料也应尽量加以利用，不要被 $3000/\text{厘米}^2$ 这个规格所限制死了。

### 2-6-2 位错的观测和晶向

既然位错线是在晶体中延伸并露头在晶体表面，那末就可以根据晶体表面上露头的位错线数目来计算出位错密度。首先是要想办法在晶体表面上显示出位错来，这可以用化学腐蚀的方法，因为位错存在的地方是机械应力比较集中的地方，它周围的原子比较容易被腐蚀掉，所以腐蚀时会出现一个凹坑，用高放大倍率的金相显微镜可以看到这种位错腐蚀坑，一个腐蚀坑就代表一条位错线的露头处，只要数出显微镜视场内的腐蚀坑数目再除以视场面积，便得到位错密度的数值。

但是位错腐蚀坑的显现同晶体的取向很有关系。 $\langle 111 \rangle$ 方向位错腐蚀坑的图样见第七章图7-21，每一个腐蚀坑是一个小三角形。假如是 $\langle 100 \rangle$ 或 $\langle 110 \rangle$ 方向，得到的腐蚀坑图形就不一样。如果晶体取向选择不当或者同上述的方向有一定的偏离，就有可能显示不出腐蚀坑来。这里所说的 $\langle 111 \rangle$ 、 $\langle 110 \rangle$ 或 $\langle 100 \rangle$ 方向都是表示一种晶向。晶向究竟是什么意思？它是怎样规定的？下面就来加以说明。




图 2-24 立方体中的晶面簇

晶体中的原子可以看成是分布 在一系列彼此平行而等距的晶面上，而在同一晶体中，它的晶面不是只有一种。例如图 2-24(a) 的立方晶体中，所有的原子可以看成是分布在图 2-24(b) 所画的一簇晶面上，也可以看作是分布在图 2-24(c) 所画的一簇晶面上。为了区分这些不同的晶面，我们规定了一些不同的标记。如果以立方体的三个边作为  $X$ 、 $Y$ 、 $Z$  轴，那末垂直于  $X$  轴的晶面就标为 (100) 晶面，同 (100) 晶面相垂直的方向就叫做  $\langle 100 \rangle$  晶向，如图 2-25 所示。同样 (110) 晶面和 (111) 晶面的意义也可以从图 2-25 中很清楚地看出来。 $\langle 110 \rangle$  晶向是同 (110) 晶面垂直的， $\langle 111 \rangle$  晶向是同 (111) 晶面垂直的。应当注意的是，(100) 晶面所代表的并不是一个晶面，而是互相平行的一簇晶面，(110) 晶面和 (111) 晶面也是一样。




图 2-25 立方晶体中的重要晶面和晶向

对于同一个单晶体，不同晶面上原子的分布情形可以不一样。例如在硅单晶中，(111)面上的原子面密度（即1厘米<sup>2</sup>面积中的原子数）最大，(100)面上的原子面密度比较小。各个晶面上的原子面密度不一样，因此各个面所表现的物理性质也就不相同。例如硅在(111)面上的原子面密度最大，在扩散时，杂质原子沿<111>晶向的扩散最慢，因而比较容易控制，以获得均匀平整的结面。在生长单晶时，沿<111>晶向生长的速度也比较慢，容易生长成单晶。所以一般生长单晶和制造晶体管与集成电路的片子都采用<111>晶向。

## 毛主席语录

我们能够学会我们原来不懂的东西。我们不但善于破坏一个旧世界，我们还将善于建设一个新世界。

### 第三章 $p-n$ 结

$p-n$  结这个名称对于制造半导体集成电路的工人同志来说是很熟悉的。我们都应该知道，如果在一块半导体单晶上面，经过一些工艺的操作，譬如扩散进去一些杂质，使得这块半导体的一部分呈 $p$ 型导电性，另一部分呈 $n$ 型导电性，那末在 $p$ 型和 $n$ 型交界的地方，就形成了一个 $p-n$ 结。

$p-n$  结在半导体集成电路里面是一个最基本的结构。在制造半导体集成电路的时候，有好几项工艺操作都是为了要制备一个性能良好的 $p-n$ 结，譬如在生产流水线里，当我们做完了隐埋扩散，浓硼隔离扩散或淡硼基区扩散以后，都要测一测扩散形成的 $p-n$ 结的特性好不好。

$p-n$  结既然是半导体集成电路的基本结构，那末我们在详细地介绍半导体集成电路的原理、制造工艺和设计方法之前，有必要弄清楚 $p-n$ 结具有哪些特性，它为什么会具有这些特性，在集成电路中是怎样来利用它的这些特性，以及分析和计算这些特性的方法等问题，这就是本章所要介绍的内容。

#### 3-1 $p-n$ 结的整流特性

##### 3-1-1 $p-n$ 结具有单向导电性

一个 $p-n$ 结往往就是晶体二极管的核心部分，许多装在电子

仪器和电子设备里面的晶体二极管，实际上就是一个  $p-n$  结加上了电极引线和外壳封装而成的，所以常常又称它们为  $p-n$  结二极管。图 3-1 是一部分国产晶体二极管的实物照片，这些二极管，虽然外形不同，但是它们的内部都是一个  $p-n$  结，所以可以用图




图 3-1 几种国产晶体二极管

3-2(a)那样一个共同的符号来代表，而在晶体管线路里面，常常采用图 3-2(b)的符号来代表  $p-n$  结二极管。






图 3-2 晶体二极管的符号图

怎么知道一个  $p-n$  结二极管好不好呢？在生产上常用的办法是测它的伏安特性，就是在  $p-n$  结两端加一个电压，测量流过  $p-n$  结的电流随外加电压的变化关系。


外加电压有两种接法，一种是  $p$  型区接正， $n$  型区接负，如图 3-3(a)，那末随着电压的增加，电流也很快的上升，如图 3-3(b)，这种接法叫正向连接。另一种接法就是反向连接， $p$  型区接负， $n$  型区接正，如图 3-4(a)，那末与正向时不同，流过  $p-n$  结的电流非常之小，譬如只有 0.1 微安不到，而且它基本上不随电压变化，如图 3-4(b)。我们把正向连接和反向连接的电流电压关系，画在同一张图里，就是图 3-5，叫做  $p-n$  结二极管的伏安特性曲线，或者叫整流曲线。



(a)



(a)



(b)




图 3-4 p-n 结的反向伏安特性

图 3-3 p-n 结的正向伏安特性




图 3-5 p-n 结的伏安特性曲线

p-n 结在正向连接时，电流很大，而在反向连接时，电流很小，它只有一个方向(正向)能够导电。我们称它的这种特性叫单向导电性或整流特性。p-n 结二极管用来作整流、检波或者是开关元件，以及在集成电路中起隔离作用，都是利用了它的单向导电性。

p-n 结的整流特性，这是我们已经感觉了的东西，它还属于感性的认识。毛主席教导我们：“认识的感性阶段有待于发展到理性阶段——这就是认识论的辩证法。”因此，我们有必要把 p-n 结的整流特性这个感性认识发展到理性的阶段，也就是弄清楚 p-n 结整流的原理。

$p-n$  结为什么能够整流呢？简单地说，这是因为  $p-n$  结中存在着势垒。那末势垒又是怎么回事呢？它是怎么形成的？有了势垒又怎么会产生整流作用？下面我们就来一步一步地回答这些问题。

### 3-1-2 $p-n$ 结势垒的形成

在一块半导体上有一部分是  $n$  型，一部分是  $p$  型。我们学了第二章就知道， $n$  型半导体里面有许多  $n$  型（施主）杂质，它们电离以后就成为一些带正电荷的施主离子和导电电子。 $p$  型半导体里有许多  $p$  型（受主）杂质，电离以后成为一些带负电荷的受主离子和空穴，如图 3-6 所示。 $p$  型和  $n$  型这两个部分在性质上存在着上述的差异。毛主席教导我们：“世界上的每一差异中就已经包含着矛盾，差异就是矛盾。”因此  $p$ 、 $n$  这两部分就成了矛盾着的双方。




图 3-6  $p-n$  结中的杂质离子和载流子

在  $n$  型区域，电子很多，空穴很少，而在  $p$  型区域则相反，空穴很多，电子很少。这样，在  $p$ 、 $n$  两部分中就存在电子浓度和空穴浓度的差别。我们很自然地会想到，电子和空穴要从浓度大的地方向浓度小的地方扩散，使得它们的分布均匀些，就是有一部分电子要从  $n$  型区跑到  $p$  型区去，一部分空穴从  $p$  型区跑到  $n$  型区。这种情形同下面的一个例子有些相似：




图 3-7 气体扩散图

在一个箱子中，右边盛着氧气，左边盛着氮气，当中原先有一层隔板，现在把隔板抽掉，只剩下一层有孔的纱布，那末右边的氧气分子要

向左边扩散，左边的氮气分子要向右边扩散，直到整个箱子里两种气体均匀混和为止，如图 3-7。这种气体分子的混和称为气体扩散。扩散是因为有浓度差（或叫浓度梯度）而引起的。

在  $p-n$  结的情形，电子和空穴也因为有浓度梯度，而引起了扩散，但同上述气体扩散有些不同，就是在  $p$  区和  $n$  区中电子和空穴的浓度最后并不能变成均匀一致。这是什么道理呢？因为在扩散时，首先是靠近  $p-n$  交界面附近的电子从  $n$  区跑到  $p$  区，同  $p$  区的空穴复合掉，而在  $n$  区留下一些带正电的施主离子；同样，空穴从  $p$  区跑到  $n$  区，同  $n$  区电子复合掉，而在  $p$  区留下一些带负电的受主离子，如图 3-8 所示。这些正、负离子我们称它们为“空间电荷”。这样在  $p-n$  交界面的两侧就出现了一个空间电荷区，这个区域不是电中性的，一边带正电荷，另一边带负电荷，正负电荷产生一个电场，它的方向是从正电荷指向负电荷的。在空间电荷区以外的  $p$  区和  $n$  区中，则仍然是电中性的，没有空间电荷，所以不存在电场。

空间电荷区的电场会对电子和空穴的扩散运动起阻碍的作用，因为电子和空穴进入空间电荷区后要受到电场的作用力，电子带负电，受到一个和电场方向相反的力，这个力的作用要把它拉回到  $n$  区，空穴带正电，受到和电场方向相同的力，要被拉回  $p$  区。电场对载流子的这种作用叫做漂移作用。漂移作用同扩散作用是互相对立的，扩散作用要使电子从  $n$  区向  $p$  区跑，空穴从  $p$  区向  $n$  区跑，而漂移作用则要使电子回到  $n$  区，空穴回到  $p$  区。

有了电场的漂移作用，电子和空穴就不能象气体扩散那样，达到浓度均匀分布。因为随着扩散过去的电子和空穴数目的增加，空间电荷也逐渐增多，空间电荷区变厚，电场的漂移作用就逐渐增强，到了后来，漂移作用增强到可以和扩散作用相抵，就是说，从  $n$  区向  $p$  区扩散过去多少电子的话，同时就有这么多的电子被电场




图 3-8 空间电荷区的形成

拉回到  $n$  区去，空穴也是一样，这时总的效果就是扩散作用和漂移作用互相抵消， $p$  区和  $n$  区的载流子浓度不再变化， $p-n$  结处于平衡状态中。毛主席教导我们：“对立统一规律是宇宙的根本规律。” $p-n$  结也是这样，载流子的扩散运动和漂移运动是矛盾着的双方，它们“互相联系着”，并且“在一定条件下共处于一个统一体中”， $p-n$  结就是载流子的扩散和漂移这一对矛盾的统一体。

因为在平衡时，扩散和漂移的作用互相抵消，没有电子和空穴的流动，所以这时  $p-n$  结中是没有电流的。

空间电荷区的电场对电子和空穴扩散的阻碍作用也可以用势

垒的作用来说明。根据电学的原理知道，空间电荷区存在着电场，它各个位置的电势是不相同的，电子在各处的电势能也不相同。电子从  $n$  区跑向  $p$  区要克服电场的阻碍力，所以  $p$  区的电子势能比较高， $n$  区的电子势能就比较低，在空间电荷区则是逐渐变化的，如图 3-9。比较形象化一些来说，电子在  $n$  区能量比较低，它跑向  $p$  区时要爬上一座电势能的“高坡”，这个“高坡”就叫做  $p-n$  结的势垒。有了势垒，电子的扩散运动就不能继续进行下去。

图 3-9  $p-n$  结势垒的形成

空穴带正电荷，符号和电子相反，它的电势能高低也和电子相反， $p$  区电势能低， $n$  区电势能高，空穴从  $p$  区跑向  $n$  区也要爬过势垒，它的扩散运动也就受到了阻碍。

因为在空间电荷区存在着势垒，所以我们又称这个区域叫势垒区。它还有一个常用的名称叫耗尽层，意思是在这一层中，杂质都已电离，而导电电子和空穴的数目很少，都已消耗尽了。

在  $p-n$  结平衡的时候，势垒区的宽度是  $\delta$ ，势垒的高度是  $qV_D$ ， $q$  是电子的电量， $V_D$  叫做内建电势差。 $\delta$  和  $V_D$  的具体的数值同

$p$  区、 $n$  区的掺杂浓度有关。对硅  $p-n$  结， $V_D$  的数值一般在 0.8 伏左右变动。

### 3-1-3 $p-n$ 结的能带是弯曲的

第二章中我们介绍过半导体的能带图，并且利用能带图比较方便地说明了半导体中的一些过程，例如本征激发，杂质电离，杂质的补偿作用，非平衡载流子的产生和复合等等。同样，假如用能带图来说明  $p-n$  结的整流作用也比较方便。

在图 3-10 中重新画出了  $p$  型半导体和  $n$  型半导体的能带。 $E_-$  是导带底， $E_+$  是价带顶，中间隔了一个禁带，在禁带中间有施主杂质能级  $E_n$  和受主杂质能级  $E_p$ 。




图 3-10 半导体的能带图

$p-n$  结的能带图并不是把上图中两个能带简单地拼在一起，而有它自己的特点。前面说过，在  $p-n$  结中存在着势垒，平衡时的势垒高度是  $qV_D$ ，那就是说在  $p$  区中导带电子的能量要比  $n$  区导带电子的能量高出  $qV_D$ ，为了反映这一事实，在画  $p-n$  结的能带图时， $p$  区的导带底  $E_-$  就比  $n$  区的导带底  $E_-$  高出一段  $qV_D$ ，相应地  $p$  区的价带顶  $E_+$  也要比  $n$  区的价带顶  $E_+$  高出  $qV_D$ ，禁带宽度  $E_g$  保持一样，在势垒区的能带是弯曲的，它的变化和电子




图 3-11  $p-n$  结的能带

的电势能曲线一样,如图 3-11 所示。

能带图的能量高低也是以电子能量为标准的,对空穴就刚好倒过来,电子能量低的地方,对空穴来说则是能量高的地方。例如  $n$  区的价带顶比  $p$  区的价带顶低  $qV_D$ , 对空穴来说则是在  $n$  区时的能量要比在  $p$  区时来得高。

在图中,我们还用黑点和小圆圈表示出了  $n$  区导带中的电子和  $p$  区价带中的空穴,至于  $p$  区的导带电子和  $n$  区的价带空穴,在平衡时是非常少的,就不画了。 $n$  区导带电子和  $p$  区价带空穴虽然很多,但是因为有势垒的阻挡,所以它们不能往另一方扩散。

### 3-1-4 正向电流为什么比较大

$p-n$  结加了正向电压,这时发生什么情况呢?因为势垒区里面的载流子很少,是一个高电阻的区域,所以外加的电压差不多全部降落在这个势垒区。

外加正向电压在势垒区中产生了一个电场,这个电场的方向和  $p-n$  结的内建电场的方向相反,是从  $p$  指向  $n$  的,它削弱了势垒区中总的电场强度,如图 3-12(a)所示。




图 3-12 正向电压作用下势垒的变化

势垒区中电场减弱了,就会产生两个影响:第一,电场减弱,说明势垒区里面的空间电荷数量要比原来减少些,所以势垒区宽度  $\delta$  要减小;第二,电场减弱,  $p$  区和  $n$  区的电势能的差也减小,因此势垒高度要变低,假如外加正向电压是  $V$ ,那末势垒高度就从  $qV_D$  变成  $q(V_D - V)$ 。图 3-12(b) 中画

出了势垒高度和宽度的变化情况。

势垒区电场减弱，或势垒高度变低，这对载流子的运动又发生什么影响呢？前面说过， $p-n$  结的平衡状态，是载流子的扩散运动和电场对载流子的漂移作用相抵消的结果。当有了外加正向电压时，势垒区的电场减弱了，这破坏了漂移作用和扩散作用的平衡，扩散占了优势，于是就要有一部分电子从 $n$  区跑到 $p$  区，一部分空穴从 $p$  区跑到 $n$  区。

实际的 $p-n$  结往往是 $p$  区的杂质浓度比 $n$  区高得多( $p^{+}-n$  结)，或者是 $n$  区的杂质浓度比 $p$  区高得多( $n^{+}-p$  结)。例如，在集成电路中， $p$  型高阻衬底和 $n$  型外延层之间是一个 $n^{+}-p$  结，而浓硼扩散的隔离结是 $p^{+}-n$  结，对于这种 $p^{+}-n$  结或 $n^{+}-p$  结，分析它的载流子运动就可以作些简化。

以 $n^{+}-p$  结为例，加了正向电压后， $n$  区的电子要扩散到 $p$  区，它先是积累在 $p$  区的边界，成为 $p$  区的非平衡少数载流子，这也是一种非平衡载流子的注入作用，我们称之为电注入。注入电子在 $p$  区边界处的积累使得边界的电子浓度比 $p$  区内部来得高，于是积累的电子就要向 $p$  区内部扩散，因为它们都是一些非平衡载流子，所以在扩散过程中要同 $p$  区价带中的空穴发生复合，它的浓度就随距离不断减少，经过扩散了一段距离 $L_n$  以后，就剩下很少了。我们把 $L_n$  叫做电子的扩散长度，它代表非平衡载流子在复合前所平均扩散的距离，这一段区域称做扩散区。至于 $p$  区的空穴，也要向 $n$  区扩散，但因为它比 $n$  区电子要少得多，所以不起主要的作用，可以忽略。我们把上面




图 3-13 正向电压下电子的流动情况

这样的过程用图3-13(a)和(b)来表示，图中的一个三角形就代表扩散区中积累电子的浓度梯度。

所以，在正向电压的作用下， $p-n$ 结中发生了载流子的流动。流动的全过程是这样的：电子从电源的负极流进 $n$ 区，到达势垒区边界，就越过势垒区而进入 $p$ 区，从 $p$ 区的边界向内部扩散，在扩散过程中不断与价带空穴复合。 $p$ 区空穴少掉后，就靠外接电源的正极来补充正电荷，这样电子、空穴连绵不断的流动，就构成了正向电流，电流的方向是从 $p$ 区流向 $n$ 区的。


正向电流为什么随着电压的增加而迅速上升，这一点也很容易说明。因为正向电压愈大，势垒高度就愈低，注入到 $p$ 区的电子就愈多， $p$ 区边界上的积累电子数目和扩散区中的电子浓度梯度都是随着正向电压的上升而很快增加的。所以正向电流随电压的上升就非常迅速。

上面的分析中还忽略了一个因素，就是电子在从 $n$ 区越过势垒时，在势垒区里也要复合掉一部分，这也构成了一部分正向电流，我们叫它势垒复合电流。前面讲的那部分正向电流叫扩散电流。这两部分电流用图来表示就是图3-14。

在一般情况下，因为势垒区很窄，它的宽度 $\delta$ 比电子扩散长度 $L_s$ 小得多，所以在势垒区中复合所占的比例较小，势垒复合电流不是主要的。但是

在外加电压很小的情况下，矛盾就要转化了，理论的分析证明，在低注入时，势垒区的复合作用相对于扩散区的复合更为显著，所以势垒复合电流就占主要地位了。在图3-15中画出了上面这两种情况，箭头的粗细就代表了电子流的大小，这里空穴的流动就不画出来了。

对 $p^+-n$ 结，分析的方法和结果同 $n^+-p$ 结是相似的。



(a) 小注入, 势垒复合为主      (b) 注入较大, 扩散电流为主


图 3-15 扩散电流和势垒复合电流的比较

### 3-1-5 反向电流为什么很小

现在再讨论加反向电压, 就是  $p$  区接负电压,  $n$  区接正电压的情况。同正向时相反, 外加电压在势垒区产生的电场和内建电场的方向是一致的, 如图 3-16(a), 这就加强了势垒区的电场。

电场的增强, 也使势垒区产生了两个变化, 一是势垒区宽度  $\delta$  变大, 二是势垒高度增加, 由原来的  $qV_D$  变成  $q(V_D + V)$ ,  $V$  是外加电压的数值, 图 3-16(b) 表示出这个变化。

势垒区电场的加强, 或者说势垒高度增大, 也破坏了扩散作用和漂移作用的平衡, 同正向时相反, 现在是漂移作用占了优势, 就要把  $p$  区边界的电子拉到  $n$  区, 把  $n$  区边界的空穴拉到  $p$  区去, 而在  $p$  型扩散区中的电子和  $n$  型扩散区中的空穴就要跑到边界处去补充。这样就形成了反向电流, 方向是从  $n$  区指向  $p$  区。但是因为  $p$  区的电子和  $n$



(a)




图 3-16 反向电压作用下势垒的变化




图 3-17 反向电压下电子、空穴的流动

区的空穴都很少，所以，反向电流就很小。不过，在分析反向电流时，也应当把势垒区的作用考虑进去，因为在一定温度下势垒区可以靠本征激发产生许多导电电子和空穴，这些电子空穴对一产生出来，就被电

场拉走，电子拉向 n 区，空穴拉向 p 区，拉走以后，又会产生，这样势垒区就不断地产生电子空穴对，不断地被电场拉走，也就构成了一部分的反向电流，叫做势垒产生电流。对于硅 p-n 结来说，势垒产生电流虽然比起正向电流还是小得多，但是它比扩散区形成的反向电流却大得多，二者比较起来势垒产生电流占了反向电流中的主要部分，在图 3-17 中画出了 p-n 结中反向电流的情形。

### 3-1-6 正反向电流公式

上面我们分析了 p-n 结整流的物理过程，仅仅停留在这一点上是不够的，对于指导实际工作来说，还应当更具体地从数量的方面来了解 p-n 结正反向电流的大小。用数学方法来推导正反向电流公式是比较繁的，所以我们直接写出它的结果。对于 n<sup>+</sup>-p 结，正向电流公式可以写成：

$$I_f = Aq \frac{L_n}{\tau} \frac{n_i^2}{N_p} e^{\frac{qV}{kT}} \quad (3-1)$$

对 p<sup>+</sup>-n 结有类似的式子：

$$I_f = Aq \frac{L_p}{\tau} \frac{n_i^2}{N_n} e^{\frac{qV}{kT}} \quad (3-2)$$

其中 A 是 p-n 结的面积，q 是电子电量，n<sub>i</sub> 是本征载流子浓度，N<sub>p</sub> 和 N<sub>n</sub> 分别是 p 区受主杂质浓度和 n 区施主杂质浓度，τ 是寿命，L<sub>n</sub> 和 L<sub>p</sub> 分别是电子和空穴的扩散长度，T 是绝对温度，用 °K 表示，它等于摄氏温度 (°C) 的读数加上 273 (例如室温 27°C，用绝对

温度表示就是  $300^{\circ}\text{K}$ ),  $k$  是一个常数,  $kT$  的单位是能量的单位, 可以用电子伏表示, 在室温  $300^{\circ}\text{K}$  时的能量  $kT$  等于 0.026 电子伏。

扩散长度和寿命之间是有一定的换算关系的, 可以证明:

$$L_n = \sqrt{D_n \tau} \quad (3-3)$$

$$L_p = \sqrt{D_p \tau} \quad (3-4)$$

其中  $D_n$ 、 $D_p$  分别叫做电子和空穴的扩散系数, 它们的数值列在下面表中:

表 3-1 室温( $27^{\circ}\text{C}$ )时锗和硅中电子和空穴的扩散系数

扩 散 系 数	材 料	
	锗	硅
电子扩散系数 $D_n$ (厘米 $^2$ /秒)	93	36
空穴扩散系数 $D_p$ (厘米 $^2$ /秒)	45	13

根据(3-3)和(3-4)式可以估计扩散长度的大小, 例如, 寿命  $\tau = 50$  微秒, 那末算得硅中电子扩散长度  $L_n = 420$  微米, 空穴扩散长度  $L_p = 250$  微米, 寿命  $\tau$  愈低, 相应地扩散长度也愈小。

如果我们单单为了表示正向电流随电压的变化关系, 就可以将(3-1)和(3-2)式简化成为下面的形式:

$$I_f = I_0 e^{\frac{qV}{kT}} \quad (3-5)$$

上述(3-1), (3-2)或(3-5)这几个正向电流公式中仅仅只考虑正向扩散电流, 势垒复合电流没有包括进去, 因为在正向电流稍为大一些的情况下, 势垒复合电流的影响就可以忽略了。

我们根据(3-1)和(3-2)式来讨论正向电流的一些特点。

(1) 正向电流  $I_f$  随正向电压  $V$  而迅速上升, 因为它是指数式的变化关系, 所以上升是极快的。对于硅  $p-n$  结来说, 一般正向电压在 0.5 伏以下时, 几乎还没有什么正向电流; 超过了 0.5 伏时, 电流就显著上升; 正向电压到 0.7 伏左右时, 电流就相当大了。

(2) 正向电流与杂质浓度的关系，从公式中可以看出，杂质浓度  $N_p$ （或  $N_n$ ）大的，正向电流要小些。在集成电路中，硼扩散形成的  $p^+-n$  结，它的  $n$  区外延层杂质浓度是  $N_n = 2 \times 10^{16}/\text{厘米}^3$ ，磷扩散后形成的  $n^+-p$  结，它的  $p$  区杂质浓度  $N_p$  约为  $10^{17} \sim 10^{18}/\text{厘米}^3$ ，

相比之下，硼扩散结的正向电流上升就开始得早一些，如图 3-18 所示。

(3) 正向电流和本征载流子浓度  $n_i$  也有关，拿锗和硅来比较，相同温度下，锗比硅的  $n_i$  要大一千多倍。所以锗  $p-n$  结的正向电流比硅大，一般锗  $p-n$  结在正向电压为 0.35 伏左右时，电流就相当大了。


再讨论反向电流公式。

硅  $p-n$  结的反向电流主要是由于势垒区的本征激发，势垒区愈宽，载流子的产生率就愈大，反向电流也愈大。可以证明，反向电流  $I_r$  是同势垒区宽度  $\delta$  成正比的：

$$I_r = Aq \frac{n_i}{2\tau} \delta \quad (3-6)$$

这个式子右面，只有势垒区宽度  $\delta$  同电压  $V$  有关，但它随电压的变化很小，因此，反向电流基本上不随外加电压改变。从(3-6)式还可以看到，寿命  $\tau$  愈小，结面积  $A$  愈大，反向电流  $I_r$  就愈大。

在生产上大家已经知道，硅  $p-n$  结的反向电流随温度的变化是极其灵敏的，差不多温度升高  $8^\circ\text{C}$ ，反向电流就要增加一倍。这也可以用(3-6)式来说明。在第二章里已经讲过，本征载流子浓度  $n_i$  随温度的变化是极其迅速的，温度每升高  $8^\circ\text{C}$ ， $n_i$  就增加近一



(1) 硼扩散结  $N_n = 2 \times 10^{16}/\text{厘米}^3$   
(2) 磷扩散结  $N_p = 10^{17} \sim 10^{18}/\text{厘米}^3$

图 3-18 不同杂质浓度的  $p-n$  结正向特性

倍，在反向电流中就反映出来了。

### 3-1-7 反向漏电流大是什么原因

按照公式(3-6)，可以计算一下反向电流的大小。取 $\delta=1$ 微米， $n_i=1.7\times 10^{10}/\text{厘米}^3$ ， $q=1.6\times 10^{-19}$ 库仑， $A=3\times 10^{-4}/\text{厘米}^2$ ，这里寿命 $\tau$ 取得小些，假如是 $10^{-8}$ 秒，那末算出的反向电流 $I_r=4.1\times 10^{-9}$ (安培)=4.1(毫微安)。

实际上 $p-n$ 结的反向电流可能要比这个数值大得多，达到几倍，甚至于几十、几百倍。正如毛主席所教导的：“许多理论的真理性是不完全的，经过实践的检验而纠正了它们的不完全性。”实际的反向漏电流这么大，说明上述反向电流的公式是不完全的，它忽略了一些在实际中影响反向电流的重要因素，下面我们指出两点：

1. 表面漏电 制造一个 $p-n$ 结需要经过许多道工艺操作，在这些工艺操作中不可避免地会在硅片表面沾上一些金属离子或水汽分子，虽然采用平面技术，硅片表面有一层氧化层保护，可以很大程度地改善沾污的影响，但在目前的工艺条件下，要做到完全避免离子沾污还有困难。这些沾污的离子，可以直接参与导电，使电流从 $n$ 区的电极，沿着硅片表面，直接流到 $p$ 区电极去，如图3-19所示。




图 3-19 表面漏电

如果表面的沾污比较严重，它所引起的表面漏电电流往往比势垒产生电流大得多，成为反向电流中的主要成分。

表面漏电还可能是由于存在着表面沟道的缘故，关于表面沟道的问题，准备在第四章中讨论。

2. 局部漏电 在前面的分析中，我们认为整个 $p-n$ 结是很完整的，实际上并不可能总是如此，比如，由于原始材料中掺杂不均匀，缺陷或位错密度在局部特别集中，光刻、扩散工艺上的一些毛病等等，以致引起 $p-n$ 结的交界面极不平整，或者局部地区没有形成 $p-n$ 结等，都会引起 $p-n$ 结有较大的反向漏电流。

反向漏电流大往往是制造  $p-n$  结的主要矛盾，在废品中它占了相当大的比重，所以在生产上需要认真对待。从工艺的角度来分析，工人老师傅总结出了造成反向漏电大有如下几个方面的可能性：

1. 材料问题 如杂质不均匀，位错密度过高，过多的有害杂质(如铜、镍等复合中心杂质)都可能造成漏电流大。
2. 工艺问题 如光刻时出现针孔、小岛，图形边缘有锯齿、毛刺，或氧化层的结构疏松等，这都会使扩散后形成的  $p-n$  结边缘不整齐，造成漏电。
3. 清洁问题 一方面是工艺卫生注意不够，如器皿、工具不清洁，去离子水纯度不高，硅片的清洗不好，所用的试剂不纯等，在扩散过程中，杂质源的纯度不高，气体纯化系统出毛病，石英管管道沾污等等，这些都可能在硅片表面形成离子的吸附，引起表面漏电。另一方面是环境卫生和操作者的个人卫生，如果注意不够，也极容易引起表面沾污。

当然，造成漏电大的实际情况往往是比较复杂的，我们应当按照毛主席的教导：“不凭主观想象，不凭一时的热情，不凭死的书本，而凭客观存在的事实，详细地占有材料，在马克思列宁主义一般原理的指导下，从这些材料中引出正确的结论。”

### 3-1-8 $p-n$ 结在集成电路中的隔离作用

上面所讲的整流特性使  $p-n$  结可以被用来作为整流、检波或开关的元件，在半导体集成电路里的隔离作用也是利用这样一个特性。

为了说明  $p-n$  结的隔离作用，我们来看一下，图 3-20 中的隔




图 3-20 隔离区的隔离作用

离扩散区( $p^+$  区)是怎样把两个  $n$  区隔离开来的。 $p^+$  隔离槽和  $p$  型衬底是相连的，如果我们把它们接在整个电路中最小的电压上，即偏置到最低的电位，那末，

它和两边的  $n$  区之间都成了一个反向的  $p-n$  结，电流就不能从一个  $n$  区流到另一个  $n$  区去，这样两个  $n$  区除了依靠顶部的电极引线相互连接外，不能直接发生联系，这就起到了隔离的作用。

再如图 3-21 中的电阻，它是在  $n$  型隔离岛上扩散一层  $p$  区做成的， $p$  区两端引两个电极，电流从一个电极流向另一个电极时， $p$  区就起了一个电阻的作用。这时，电流会不会从一个电极流经  $p$  区到达  $n$  区，再流回  $p$  区到达第二电极呢（象图 3-21 中虚线那样流法）？不会的，因为这样流，总要经过一个反向的  $p-n$  结，电阻很大。假如我们把  $n$  区的电位，偏置到比  $p$  区两个电极的任何一个都要高，那就更能保证电流是局限在  $p$  型区中，这个电阻不会与  $n$  区的其他部分发生直接的联系了。

$p-n$  结的隔离作用是靠了它的反向特性，所以在集成电路里面要求隔离结的特性非常良好，反向漏电流小，否则是不能起到良好的隔离作用的。

## 3-2 $p-n$ 结电容

### 3-2-1 电容对 $p-n$ 结整流特性的影响

$p-n$  结一方面具有整流特性，另一方面它又包含着破坏整流特性的因素，这个矛盾的对立方面就是  $p-n$  结电容。

普通一个  $p-n$  结二极管，在低频时，能够很有效地起整流作用，但是到了频率很高时，它的整流特性变得很差，这是由于它的电容在作怪。我们在无线电电子学里知道，当线路中接了一个电容，那末直流电是通不过去的，但是高频率的交流电却很容易通过去。因此，如果在一个  $p-n$  结两端并联了一个电容，那末在高频交流电的作用下，正半周时电流很大，除了原来一部分正向电流外，还加上了通过电容的电流，在负半周时，本来电流应该很小，可是因为电流可以从电容上流过去，所以反向电流也变得很大了，如图




图 3-21 隔离岛上的电阻




图 3-22 电容对交流电的旁路作用

影响，例如前面所讲的隔离特性就要变坏，在高频或者高速开关电路里影响尤为严重，所以在设计和制造半导体集成电路时，必须把电容的因素考虑进去。不过，另一方面，假如在集成电路中需要有一个或几个电容作为线路元件，那也可以用  $p-n$  结来做。

$p-n$  结为什么有电容的性质呢？它的电容大小由什么决定呢？这自然就成了我们所需要了解清楚的问题。

### 3-2-2 $p-n$ 结电容的来源

电容通俗地讲就是可以“存”电、“放”电的容器。那末  $p-n$  结怎样“存”、“放”电荷的呢？我们先来看一下，在交流电压作用下， $p-n$  结中的电荷是怎样变化的。

假如  $p-n$  结上起先加有一个正向电压，那末势垒区里有一定数量的空间电荷，在  $p$  区有电子注入， $n$  区有空穴注入，形成一个浓度梯度，如图 3-23(a) 和 (c) 所示。现在使正向电压升高一些，那末势垒区要变窄，同时有更多的电子注入到  $p$  区，更多的空穴注入到  $n$  区，这都会引起  $p-n$  结中电荷的变化。

3-22 所示。这样一来，对于高频的交流电， $p-n$  结就失掉了整流的作用。其实，图 3-22 中的电容并不是外面接上去的，而是  $p-n$  结本身所具有的性质。

所以，这里也存在着对立的矛盾双方，即  $p-n$  结的整流特性和  $p-n$  结的电容特性，“事物的性质，主要地是由取得支配地位的矛盾的主要方面所规定的。”在低频和直流的情况下，电容的影响不大，起支配作用的是整流特性，而在高频时，电容起了主要作用，就破坏了  $p-n$  结的整流作用。

$p-n$  结的电容既然会破坏整流，它对半导体集成电路的性质自然也有影

我们先看势垒区是怎样变窄的。因为正向电压加大，使势垒区电场减弱，这相当于势垒区的空间电荷数量比原来减少，如图3-23(b)。空间电荷的减少是因为n区的电子和p区的空穴过来中和了这些带正电荷的施主离子和带负电荷的受主离子，在图3-23(d)中用箭头(1)表示出了这个中和的作用。这就是说，在外加正向电压增加时，有一部分电子和空穴要“存入”空间电荷区。反过来，当外加正向电压减小时，势垒区变宽，空间电荷增加，也就是有一部分电子和空穴要从空间电荷区中“取出”。外加电压的变化，引起了载流子在势垒区的充（“存入”）和放（“取出”），势垒区的这种作用，是同一个电容器的作用一样的，我们称这个电容做势垒电容，用符号 $C_T$ 表示。

其次，正向电压增大，有更多的电子注入到p区，注入过去的这些载流子，一部分向p区内部扩散，起了传导电流的作用，这就是图3-23(d)中的箭头(2)。另一部分则用来增加扩散区中的载流子浓度梯度，即引起载流子的贮存，如图3-23(d)中的箭头(3)。反过来，假如正向电压减小，载流子的积累减少，相当于在





图3-23 p-n结电容的来源

*p* 区“取出”了一部分电子，因此外加电压的变化，也会引起载流子在扩散区中的充和放，这也相当于电容的作用，叫做扩散电容，用符号  $C_D$  表示。注入到 *n* 区的空穴，也有类似的作用。

因此，在交流电压的作用下，*p-n* 结的特性就不再象是一个单纯的电阻了，它好象是一个电阻和两个电容的并联，如图 3-24。



电阻是非线性的，就是说它的数值是随电压而变化的，而电容的数值也是随电压而变化的。

譬如拿扩散电容来说，在正向时，注入到扩散区的载流子很多，正向电压改变一些，相应地引起扩散区中积累电荷的变化，而在反向时，扩散区的载流子是很少的，反向电压改变一些，并不引起扩散区中电荷有大的变化，所以扩散电容的数值在正向电压时比较大，在反向电压时非常小，势垒电容也是随电压改变的，它的变化关系放在下面讨论。

扩散电容反映了载流子在扩散区中积累的作用，对这种积累作用有时不一定采用电容这个概念来分析，譬如在分析开关特性时，采用电荷贮存效应的概念，在分析晶体管的高频特性时，可以采用基区渡越的概念。所以，有时候讲 *p-n* 结电容仅仅是指它的势垒电容。

### 3-2-3 怎样计算 *p-n* 结电容

在电学中，我们知道一个平行板电容器的电容公式是很简单的，假如两块平行板之间的距离是  $d$ ，板的面积是  $A$ ，中间是空气，那末电容就是：

$$C_T = \frac{\epsilon_0 A}{d} \quad (3-7)$$

$\epsilon_0$  是真空介电常数，等于  $8.85 \times 10^{-12}$  微微法/厘米。

可以将这个公式应用来计算 *p-n* 结的势垒电容。在 *p-n* 结的势垒区中有许多正、负空间电荷，布满在  $\delta$  这一层中，当外加电压

变化时，空间电荷的数量也随之变化，这种变化发生在势垒区边界附近，因此我们可以把势垒电容的充放电看作同两块相距为  $\delta$  的平行板的充放电一样，不过这两块平行板之间是充满着介质的，如图 3-25 所示。势垒电容的公式就同平行板电容器的公式一样，可以写成：

$$C = \frac{\epsilon \epsilon_0 A}{\delta} \quad (3-8)$$




图 3-25  $p-n$  结电容与平行板电容器的类比

这里  $A$  是  $p-n$  结面积， $\epsilon$  是硅的相对介电常数，等于 12。这里我们应当注意到它和普通的平行板电容器不同之点，就是距离  $\delta$  随外加电压  $V$  而改变，所以它是一个非线性电容。

(3-8) 式还不能告诉我们  $p-n$  结势垒电容的具体数值，为了进一步计算，我们需要知道势垒区宽度  $\delta$  同外加电压  $V$  的关系，而这个关系对于不同的  $p-n$  结来说是不一样的，它取决于  $p-n$  结中的杂质分布情况。遵照伟大领袖毛主席关于“用不同的方法去解决不同的矛盾”的教导，我们下面就先来分析一下实际  $p-n$  结中杂质的分布情况，并对于两种不同的杂质分布（突变结和缓变结）得出计算其势垒电容的方法。

### 3-2-4 $p-n$ 结的杂质分布，突变结和缓变结

首先，我们分析集成电路中衬底和外延层之间的  $p-n$  结的杂质分布。这个结是靠外延生长的方法形成的。衬底中的  $p$  型杂质浓度  $N_p \approx 1.5 \times 10^{15}/\text{厘米}^3$ ，外延层的  $n$  型杂质浓度  $N_n \approx 2 \times 10^{18}/\text{厘米}^3$ 。可以用图 3-26(a) 来表示其杂质分布的情况，横坐标代表距离  $x$ （就是垂直于硅片表面方向的深度），纵坐标代表杂质浓度  $N$ ，在  $x_f$  左边部分是  $n$  型外延层，在  $x_f$  右边就是  $p$  型衬底。从外延层到衬底杂质浓度由  $N_n$  突然变到  $N_p$ 。所以我们称这种  $p-n$  结叫突变结。但是实际上经过了高温工艺操作，衬底中的  $p$  型杂质




图 3-26 突变结杂质分布

有一部分要向外延层中扩散，外延层中的  $n$  型杂质也有一部分要向衬底中扩散，所以真实的杂质分布是图 3-26(b) 的情形，它不再是突变的了。

除了衬底-外延层之间的这个  $p-n$  结以外，集成电路中的其他几个  $p-n$  结都是用扩散的方法制成的。它们的杂质分布同突变结不一样。我们可以举外延层和硼扩散区之间的  $p-n$  结（硼结）来说明，外延层的  $n$  型杂质是均匀分布的，浓度是  $2 \times 10^{16}/\text{厘米}^3$ ，在图 3-27(a) 中表示出来，就是水平的直线， $x$  代表了外延层的深度，从外延层的表面处算起。杂质硼是从外延层的表面 ( $x=0$  处) 向内部扩散的，它的表面浓度  $N_s = 2.5 \times 10^{18}/\text{厘米}^3$ ，愈到内部浓度就愈小，呈坡度式的下降，就是图 3-27(a) 中的曲线  $N_p$ 。 $N_p$  和




图 3-27 扩散结杂质分布

$N_n$  两根线相交在距离为  $x_j$  的一点，在这里就形成了一个  $p-n$  结，它的左边， $p$  型杂质浓度  $N_p$  超过  $n$  型杂质浓度  $N_n$ ，呈  $p$  型导电性，而在  $x_j$  的右边则相反， $N_n$  超过  $N_p$ ，呈  $n$  型导电性，这两种杂质经过补偿以后，有效的杂质浓度分布就是图 3-27(b) 的情形（也就是在  $x_j$  的左边，有效杂质浓度是  $N_p - N_n$ ，在  $x_j$  的右边，有效杂质浓度是  $N_n - N_p$ ）， $x_j$  这一段距离就是硼扩散的结深。

同图 3-26 的突变结的杂质分布相比较，可以看出，扩散形成的  $p-n$  结，它的杂质分布从  $n$  型转变为  $p$  型是缓慢变化的，所以我们称这种分布的  $p-n$  结叫缓变结。前面讲的外延层和衬底之间的  $p-n$  结，在经过隔离扩散、基区扩散等以后，也从突变结变成缓变结了。

但是把扩散结看作缓变结并不是总是对的。譬如，原始材料的杂质浓度很低，而扩散杂质的表面浓度非常高，结深又很浅，象图 3-28 那样。这种扩散结的杂质分布与其说它是缓变结，还不如说它更接近于突变结的情形。另外，虽然不一定是这种浅结扩散，但由于  $p-n$  结所处的工作条件（外加电压）使得它在计算电容等参数时，按突变结处理，更接近于实际情况。所以，我们应当“对于具体情况作具体的分析”。




图 3-28 高浓度浅扩散结的杂质分布

### 3-2-5 突变结的势垒电容公式

现在我们根据突变结的杂质分布来计算它的势垒电容。

在势垒区中，杂质都已电离，载流子已经耗尽，只剩下一些带正、负电荷的杂质离子，而势垒区中正、负离子的电荷总量应该相等。对突变结来说， $p$  区的杂质浓度是均匀的，等于  $N_p$ ， $n$  区的杂质浓度也是均匀的，等于  $N_n$ ，势垒区是朝两边扩展的，它在  $p$  区和  $n$  区分别扩展了距离  $\delta_1$  和  $\delta_2$ ，如图 3-29 所示。那末势垒区宽




图 3-29 突变结的电荷分布

决定于  $\delta_1$  的大小，并且杂质浓度  $N_p$  愈小，距离  $\delta_1$  就扩展得愈大，势垒区宽度  $\delta$  就愈大，它们之间的定量关系可以根据电磁理论算出：

$$\delta = \left[ \frac{2\epsilon\epsilon_0}{qN_p} (V_D - V) \right]^{\frac{1}{2}} \quad (3-11)$$

其中  $V_D$  是内建电势差，约为 0.8 伏左右， $V$  是外加电压的值，正向时  $V$  取正值，反向时  $V$  取负值。从(3-11)式可以看出，反向电压愈大，势垒区就愈宽，这同 3-1 节中的定性分析是一致的。将(3-11)式代入(3-8)式，就得到突变结的势垒电容公式：

$$C_T = A \left[ \frac{\epsilon\epsilon_0 q N_p}{2(V_D - V)} \right]^{\frac{1}{2}} \quad (3-12)$$

对于  $p^+-n$  结，只要将上式中的  $N_p$  改为  $n$  区的杂质浓度  $N_n$  就可以了。

从(3-8)和(3-12)式可以看出，对于平行板电容器，板的面积愈小，板的间距愈大，那末电容就愈小。在突变结的情形，杂质浓度愈低，或反向电压愈大，那末势垒区就拉得愈宽，相当于两块平行板的间距增加了。所以，要减小突变结的势垒电容，只要：(1) 减小结面积  $A$ ；(2) 减小高阻区的杂质浓度，即提高电阻率；(3) 反向电压加得大些。为了计算方便起见，可以将(3-11)和(3-12)式画

度就是：

$$\delta = \delta_1 + \delta_2 \quad (3-9)$$

根据势垒区正、负电荷总量相等，就应该有下面的关系：

$$qN_p\delta_1 = qN_n\delta_2 \quad (3-10)$$

假如是一个  $n^+-p$  突变结，那末  $N_n$  比  $N_p$  大得多，根据(3-10)式， $\delta_1$  就比  $\delta_2$  大得多，这就是说，它的势垒区主要是向杂质浓度较低的那一面扩展的，而势垒区宽度  $\delta$  基本上就

成曲线，就是图 3-30。图中的  $V_t$  是指结两端的电压，即  $V_D - V$  的数值。我们举一个例子来计算，磷扩散形成的发射结可以近似看作为突变结，计算它在零偏压时的电容，那末结上的电压就是  $V_D$ ，等于 0.8 伏，它的  $p$  区杂质浓度取  $10^{17}/\text{厘米}^3$ ，由图可以查出其单位面积电容约为  $1.3 \times 10^{-5}$  微微法/厘米 $^2$ ，势垒区宽度  $\delta$  约为 0.1 微米。




图 3-30 突变结的电容、势垒宽度与杂质浓度、结上电压的关系曲线

### 3-2-6 缓变结的势垒电容公式

在缓变结的情形，杂质在  $p-n$  结交界面处的分布是逐渐变化的，具有一定的浓度梯度  $a_i$ 。缓变结的势垒区朝  $p$ 、 $n$  两边扩展，它的宽度和杂质的浓度梯度  $a_i$  有关， $a_i$  愈小， $\delta$  就愈大。对于一种特殊的情形，叫做线性缓变结，它的杂质浓度随距离的变化是线性的，如图 3-31 所示，可以证明，它的势垒区宽度随电压和杂质浓度梯度的变化有如下的关系：

$$\delta = \left[ \frac{12\epsilon\epsilon_0}{a_i q} (V_D - V) \right]^{\frac{1}{3}} \quad (3-13)$$




图 3-31 线性缓变结的杂质分布

代入(3-8)式就得到:

$$C_T = A \left( \frac{\epsilon^2 \sigma_0^2}{12} \cdot q \cdot \frac{a_j}{V_D - V} \right)^{\frac{1}{3}} \quad (3-14)$$

从(3-14)式可以看出, 对线性缓变结, 减小电容的方法是:  
(1)减小结面积; (2)减小杂质浓度梯度; (3)反向偏压大些。

一个实际的扩散  $p-n$  结, 例如隔离扩散或基区扩散所形成的




图 3-32 扩散结电容和势垒宽度的计算曲线

$p-n$  结，它的杂质分布是比较复杂的。既不可以当作突变结，又不可以当作线性缓变结，计算其电容和势垒区宽度可以采用图 3-32(a) 和 (b) 的曲线。这是根据扩散  $p-n$  结的杂质分布由理论计算得到的结果。图中  $V_t$  是结两端的电压， $N$  是扩散前本底材料的杂质浓度，对于不同的扩散结深  $x_j$  有不同的曲线。图 3-32(a) 适用的范围是扩散杂质的本底浓度  $N$  和表面浓度  $N_s$  之比  $\frac{N}{N_s}$  在  $3 \times 10^{-3} \sim 3 \times 10^{-2}$  之间，图 3-32(b) 适用于  $\frac{N}{N_s} = 3 \times 10^{-4} \sim 3 \times 10^{-8}$ 。

下面也可以举一个具体的例子：我们计算集成电路中的硼扩散结的电容，外延  $n$  区的杂质浓度是  $2 \times 10^{16}/\text{厘米}^3$ ，硼扩散的表面浓度  $N_s$  约为  $2.5 \times 10^{18}/\text{厘米}^3$ ，所以  $\frac{N}{N_s} = 8 \times 10^{-3}$ 。应该用图 3-32(a) 计算。假如外加偏压为 -6 伏，则  $\frac{V_t}{N}$  约为  $3.4 \times 10^{-18}$  伏·厘米<sup>3</sup>，硼扩散的结深约 3 微米，由图 3-32(a) 查得其单位面积的结电容约为  $1.2 \times 10^4$  微微法/厘米<sup>2</sup>，势垒区宽度约为 1 微米。

### 3-3 $p-n$ 结 击 穿

#### 3-3-1 什么 是 击 穿 现 象

毛主席教导我们：“一切矛盾都依一定条件向它们的反面转化着。” $p-n$  结也是这样，在反向电压不太大时，它的反向电流很小，但是如果反向电压超过了一定的限度，矛盾就向相反方面转化，反向电流会突然变得很大。这种现象在观察  $p-n$  结的反向伏安特性曲线时可以看到，当反向电压增加到  $V_B$  时，反向电流就剧增，如图 3-33，这种现象就叫做反向击穿， $V_B$  就称为击穿电压。

在生产上，做出一个  $p-n$  结，总要看看它的反向伏安特性，测一测它的击穿电压的数值，如果击穿电压比规定的值低就不合格了。因为  $p-n$  结到了击穿以后，反向




图 3-33 击穿现象

电流很大，就没有整流作用，失去  $p-n$  结原有的主要特征了，所以击穿对于  $p-n$  结二极管作整流是不利的。

但坏事能否变成好事呢？在一定的条件下是可以的。有时在晶体管线路里要用到一种硅稳压管，它就是利用  $p-n$  结的击穿现象，因为在击穿以后， $p-n$  结两端的电压变化很小，总是维持在  $V_B$  左右，所以可以起到稳压的作用。


$p-n$  结击穿了，并不等于说二极管就坏掉了，因为只要在线路里有一个电阻保护，使得反向电流不超过这个  $p-n$  结所容许的最大电流，那末反向电压减小后， $p-n$  结是可以复原的，在生产上我们测  $p-n$  结的击穿电压时，就是这样做的。但是如果注意，使反向电流超过了容许的最大电流，那末  $p-n$  结会大量发热而损坏，这叫做烧损，烧损以后就无法复原了。

看到了  $p-n$  结击穿这个现象，我们一定会问：击穿是什么原因引起的？击穿电压的高低又由什么因素来决定呢？

### 3-3-2 引起击穿的原因

先介绍从理论分析得到的、引起  $p-n$  结击穿的两种机理。

1. 雪崩击穿 当反向电压很大时， $p-n$  结势垒区的电场变得很强，在势垒区里本征激发的载流子，受到强电场的加速而跑得很快，它们具有很大的动能，如果和硅原子发生碰撞，就可以把硅的价键上面的一个电子碰撞出来，使它脱离价键束缚，成为导电电子，同时产生了一个空穴。这个过程，可以用图 3-34 来表示。图



• 电子      • 空穴

里面的电子 1，碰撞产生了一对电子、空穴 2，于是一个载流子就变成了三个载流子，这三个载流子在电场作用下，还可以继续去碰撞，产生第三代的电子、空穴对，空穴 1 也是这样，碰撞

图 3-34 载流子的碰撞电离 产生第二代、第三代……。不难想象，依照这样的方式，载流子就会迅速繁殖，或者叫做倍增，在势垒区越生越多，造成了反向电流的急剧增加，这种原因所引起的击穿叫

做雪崩击穿。

由此可见，雪崩击穿的发生，是势垒区电场增强的结果。毛主席说：“数量的变化达到了某一个最高点，引起了统一物的分解，发生了性质的变化，所以显出显著地变化的面貌。”当反向电压还不够大时，载流子受电场的加速作用较弱，它们在跑出势垒区之前，没有足够的动能去激发新的电子空穴对，雪崩击穿就不会发生。

对于硅  $p-n$  结来说，发生击穿的电场强度约为  $10^5 \sim 10^6$  伏/厘米，这一般只有在外加电压很大时才能达到。例如前面讲到的硼结，外加反向偏压为 6 伏时，势垒区宽度约 1 微米，这时势垒区中的平均电场强度约为  $6.8 \times 10^4$  伏/厘米，比起雪崩击穿的电场强度来要小得多。但实际上势垒区中各处的电场强度是不相同的，它的最大电场强度比起平均电场强度可以大很多，只要最大电场强度超过了发生雪崩的电场强度，就会引起击穿。

假如在同样的外加电压下，能够使势垒区的最大电场降低些，那末击穿就不容易发生，也就是可以提高击穿电压  $V_B$ 。用什么办法来达到呢？只要降低材料的杂质浓度，使势垒区拉宽，因为同样的电压降在势垒区两端，势垒区愈宽，电场就愈弱。所以雪崩击穿电压同材料的电阻率有关，电阻率愈高，击穿电压也愈高。这个结论，对从事实际生产的同志来说早就是很熟悉了。

2. 隧道击穿 这是另外一种机理，我们简单地叙述一下。当  $p-n$  结的反向电压比较大，势垒变得相当高时， $p$  区的价带顶可以比  $n$  区的导带底还要高，就是说有一部分  $p$  区的价带电子的能量，比  $n$  区导带电子的能量还要高，电子有从能量高处向低处跑的趋势，假如这当中没有一个禁带的话， $p$  区价带电子从能量上讲是可以跑到  $n$  区导带去的。但是，因为中间有了个禁带，就不能那么随便过去，但也不是完全不能过去。理论证明，有一种叫做“隧道效应”的作用，可以使一定数量的  $p$  区价带电子穿过禁带跑到  $n$  区导带去，如图 3-35 所示。就好象一列火车通过一条隧道而从一座高山中间穿过去一样。




图 3-35 隧道效应

假如这种隧道效应发生了，并且有相当多数量的  $p$  区价带电子跑到  $n$  区导带去，那末就会产生相当大的反向电流，于是也出现了击穿，叫做隧道击穿。

上面这两种机理，究竟哪一种更主要些呢？只有当材料电阻率相当低，击穿电压相当小，隧道击穿机理才占据比较主要的地位。一般，在击穿电压高于 6 伏时，雪崩击穿机理是主要的。

### 3-3-3 怎样计算击穿电压

前面讲了，雪崩击穿的击穿电压是同电阻率有关系的，从制造和设计的角度，我们很希望能够有一个表示击穿电压和电阻率关系的定量公式，这样就可以从电阻率算出击穿电压，或者根据击穿电压的要求去选择电阻率。

从理论上可以推导出这样的公式，但是计算起来比较麻烦，不如作成可以直接查用的图表。图 3-36 就是由计算得到的击穿电




图 3-36 击穿电压和结的高阻区杂质浓度的关系曲线

压  $V_B$  和杂质浓度  $N$  的关系曲线,  $N$  是  $p-n$  结高电阻率一边的杂质浓度。图中的  $x_j$  是扩散结深。从图里面可以看到, 对于同样的杂质浓度  $N$ , 缓变结的击穿电压比突变结来得高, 而且扩散深度  $x_j$  愈大(也就是意味着杂质浓度梯度愈小), 击穿电压就愈高。

可以举例来计算: (1) 浓硼隔离扩散形成的  $p-n$  结, 结深  $x_j$  约 8~10 微米左右, 外延层杂质浓度  $N_n \approx 2 \times 10^{16}/\text{厘米}^3$ , 由图查得  $V_B$  约 100 伏多一点; (2) 基区硼扩散形成的  $p-n$  结(硼结), 结深  $x_j$  约 2.5~3 微米, 杂质浓度也是  $N_n = 2 \times 10^{16}/\text{厘米}^3$ , 查得  $V_B$  约 70 伏。

由图 3-36 算出来的击穿电压, 比实际做到的要来得高, 因为实际的  $p-n$  结还要考虑下面一些因素:

1.  $p-n$  结棱角电场的影响 前面分析击穿的机理时,  $p-n$  结的交界面当作是一个平面。事实上, 用平面工艺制造  $p-n$  结时, 杂质在从表面向内部扩散的同时, 也要产生沿水平方向的横向扩散, 所以在杂质扩散区域的边缘,  $p-n$  结的交界面是圆弧形的, 圆弧的半径就是结深  $x_j$ , 如图 3-37。




图 3-37 棱角电场的影响

大家都熟悉“尖端放电”这样一个现象, 电场在曲率半径小的地方是比较集中的。因此在  $p-n$  结边缘的地方, 电场特别强些, 这里的电场叫做棱角电场。当加上反向电压时, 虽然在  $p-n$  结的平面部分电场还不太强, 没有发生雪崩击穿, 但是在弯曲部分, 棱角电场已经强到足以发生雪崩击穿了, 这样  $p-n$  结的击穿电压就因为受到棱角电场的限制而降低了。

曲率半径  $x_j$  愈大, 棱角电场就愈弱, 所以要制造反向耐压较高的  $p-n$  结, 扩散的结深  $x_j$  就应大些。一方面可以减小棱角电场, 另一方面又可以减小杂质浓度梯度  $a_j$ , 这都是对于提高击穿电压有利的。

2. 局部击穿  $p-n$  结的平面部分, 由于材料和工艺上的原因, 也可能不是那么平整的。譬如, 材料的电阻率不均匀, 局部地方杂质特别多, 因而电阻率特别低, 那末在该处的击穿电压就特别

低，雪崩击穿就会在这局部地区首先发生。又如材料的缺陷或位错密度在局部地区特别集中，杂质在该处的扩散比别处快，因而结深特别大，结平面上就出现了凸出部分；或者因为工艺的原因，在光刻时形成了小岛，在该处的扩散结深就比别处浅，结平面上产生了凹下部分，结平面这种的凹凸处，有时称为管道，电场比较集中，在这些地方就会首先引起击穿。在光刻边缘出现锯齿、毛刺等不平整情况时，就更容易产生局部击穿，使  $p-n$  结的击穿电压大大降低。

3. 表面对击穿的影响 硅平面管表面虽然有一层氧化层起了保护表面的作用，但是这层氧化层中往往存在一些正电荷，它




图 3-38 表面沟道对  $p-n$  结击穿的影响

会在氧化层底下的硅表面中感应出一些负电荷来，使得  $p$  型硅表面出现一层  $n$  型反型层，叫做表面沟道，或者使  $n$  型硅表面的电子浓度增大，变成  $n^+$  区，如图 3-38 所示。

表面沟道会使  $p-n$  结的击穿电压降低。对  $p^+-n$  结来说，表面一层变成  $n^+$  区，电阻率下降，就引起低击穿或软击穿。而对  $n^+-p$  结来说，

表面感应沟道的存在，使  $p-n$  结的界面可能延伸到硅片的侧面，这里是沒有氧化层保护的，结面暴露在环境气氛之中，就会使  $p-n$  结的漏电增大，击穿变软。假如  $p$  区的电极也是从硅片顶部引出的，那就有可能通过  $n$  型沟道而漏电，这种沟道漏电的特性曲线可以在下一节中看到。

### 3-3-4 不够理想的击穿特性

$p-n$  结的反向特性，比较理想的是象图 3-33 那样，击穿时的转折点非常显著，击穿以前电流很小，击穿后电流上升非常迅速，这种情况一般叫做硬击穿。

但在实际制造时遇到的  $p-n$  结反向特性，并不都是那么理想，常见的一些情况如表 3-2 所列。

表 3-2 一些不良的反向击穿特性

图 形	特 点	产 生 原 因
	<b>【软击穿】</b> 曲线上没有明显的转折点。在这种情况下，取反向电流达到某一数值(例如100微安)时的电压规定为 $V_B$ 。	软击穿实际上是同反向漏电大联系在一起的，它的可能原因比较多，例如：(1)表面沾污；(2)扩散杂质浓度不高，没有形成良好的p-n结；(3)外延层的杂质补偿比较严重等。
	<b>【低击穿】</b> 在反向电压很低，远远低于理论计算值时，就已经发生击穿。	低击穿往往是一种由于工艺缺陷所造成的局部击穿。例如光刻图形边缘出现毛刺、锯齿或划痕，扩散时表面产生破坏点等。另外，外延层中的缺陷过多也是造成低击穿的原因。
	<b>【管道型击穿】</b> 第一次击穿发生后，电流上升较缓，相当于一个大电阻；到电压升高以后，又发生第二次击穿。	也是一种局部作用，可能是由于材料的缺陷和不均匀性，或者是光刻时形成的针孔、小岛，扩散时产生的表面合金点等，造成p-n结结面不平整，局部呈尖峰状，叫做管道。外加反向电压后，首先在管道处发生击穿，但因管道截面很小，所以电流上升不快，呈现大电阻特性。电压继续升高，整个结面发生击穿，电流就迅速上升，出现第二次击穿。
	<b>【沟道漏电】</b> 俗称“靠背椅子”。在很小很小的电压下，电流就上升到一个饱和值(约为几百微安到几毫安)，随着电压增加，出现真正的击穿。	氧化层中有杂质离子沾污，引起了表面沟道而造成漏电。如果p区的杂质浓度过低，表面反型层容易生成，这样沟道漏电的机会就多。
	<b>【负阻特性】</b> 击穿发生后，p-n结两端的电压突然降低到一个比 $V_B$ 小得多的数值。有时在结面处还可以看到有发光的现象。	这也是一种局部击穿，有时又叫做微等离子体击穿。
	<b>【曲线蠕变】</b> 在击穿以后，图形不稳定，反向漏电流会增大，击穿电压降低。当减小电压以后，图形会恢复原来的情况。	这往往是表面沾污等所引起。在击穿以前，反向电流很小，而击穿以后，反向电流很大，引起了表面状态的变化，导致反向漏电流增大和击穿电压降低。当电压减小后，表面状态又复原了。

## 毛 主 席 语 录

唯物辩证法的宇宙观主张从事物的内部、从一事物对他事物的关系去研究事物的发展，即把事物的发展看做是事物内部的必然的自己的运动，而每一事物的运动都和它的周围其他事物互相联系着和互相影响着。

## 第四章 晶体管原理和特性

晶体管一般是指晶体三极管，它是半导体集成电路中最重要的一个部分，各种类型的集成电路都少不了它。晶体管特性的好坏在很大程度上影响了集成电路的特性，所以在设计和制造集成电路时，总是把晶体管作为考虑的重点的。

国产的晶体管种类很多，生产品体管的工厂遍布祖国各地，特别是无产阶级文化大革命以来，全国工人阶级热烈响应党中央的战斗号令，大力发展我国的电子工业，晶体管工厂如雨后春笋般地建立起来，生产大幅度地增长，出现了一个前所未有的蓬蓬勃勃的兴旺景象。这里列出几种国产晶体管的外形，如图 4-1。这只不过是我国工人阶级所创造的成百上千种晶体管中的极小的一部分。





图 4-1 几种国产晶体管

晶体管一般都有三个“脚”（引出线），这三个“脚”，一个叫做发射极

(e)，一个叫做基极(b)，一个叫做集电极(c)，它们是不可以搞错的。

在晶体管线路里面，采用图4-2那样的符号来代表晶体管，(a)和(b)表示两种不同结构的晶体管，一种叫做n-p-n型，一种叫做p-n-p型，画的时候其它部分一样，只是发射极e的方向相反。在集成电路中画晶体管时，往往省略掉符号图中的那个圆圈。

晶体管按它的结构和制造工艺来分，有合金管、合金扩散管、台式管、平面管等好多种，其中平面管是目前最先进当中的一种，集成电路里面的晶体管就都是平面型的。这些不同结构的晶体管虽然有它们各自不同的个性，但是它们有一个基本特性，就是具有放大作用，这是所有晶体管的共性。伟大领袖毛主席指出：“矛盾的普遍性和矛盾的特殊性的关系，就是矛盾的共性和个性的关系。”又说：“这种共性，即包含于一切个性之中”。晶体管的放大作用这个共性，正是包含于各种不同结构的晶体管的个性之中。因此，在这一章中，我们就以硅平面型晶体管作为典型来进行分析，从它的个性中，了解晶体管的放大作用这一矛盾的普遍性问题。下面的有些基本结论，对于其它结构的晶体管也是适用的。



(a) n-p-n型 (b) p-n-p型

图4-2 晶体管的符号

## 4-1 晶体管的结构

### 4-1-1 硅平面管的管芯结构

把晶体管的管壳打开看，里面有一小块硅片所做成的管芯，这是晶体管的核心部分，而在集成电路里面，在一块硅片上面往往有许多个晶体管的管芯。因为晶体管的基本特性，常常是主要取决于管芯的结构，所以我们就着重解剖分析管芯。先看一看普通硅平面管的管芯结构，然后，再把集成电路中的晶体管和它作一比较。普通硅平面管又叫做单管，用这个名称是为了和半导体集成电路(单块电路)中的晶体管区别一下。




图 4-3 3DK2 晶体管的结构示意图

图 4-3 画出了 3DK2 型平面管的管芯结构图。它是在高浓度的  $n^+$  衬底上，生长一层  $n$  型外延层，再在这外延层上用硼扩散造成一个  $p$  区，用磷扩散在  $p$  区上形成一个  $n^+$  区，然后在硅片表面蒸一层铝，底部蒸一层金，作为电极。磷扩散  $n^+$  区的电极是圆形的，即发射极  $e$ ；硼扩散  $p$  区的电极是环形的，象一个桃子，是基极  $b$ ；硅片底部的电极就是集电极  $c$ 。整个制造过程是采用平面技术，如第一章所述，这里不再重复。

平面管的管芯实际上是一个  $n-p-n$  型的三层式结构，上面一




图 4-4  $n-p-n$  型晶体管示意图

层  $n^+$  区是发射区，中间一层  $p$  区是基区，底下是  $n$  型集电区， $n^+$  衬底也是集电区的一部分，它的作用是减小电流流过集电区时的电阻。为了方便起见，我们在分析晶

体管的作用时，常常用一个简化示意图图 4-4 来表示  $n-p-n$  型晶体管的结构。对于另一种  $p-n-p$  型晶体管也完全是类似的，只不过发射区和集电区都改为  $p$  区，中间的基区是  $n$  区。不仅是平面管，其它类型的晶体管大多也是这样一种  $n-p-n$  或  $p-n-p$  三层式结构。

#### 4-1-2 单块电路晶体管的特点

集成电路中晶体管的结构，在第一章中已经作了介绍，现在把它同单管的结构作一比较。




图 4-5 单块电路晶体管的结构

型基区，再在  $p$  区中间进行磷扩散，形成一个  $n^+$  发射区，这样在外延层上就形成了一个  $n-p-n$  的三层式结构。它和电路中别的元件之间的隔离是靠了浓硼扩散所形成的  $p^+$  隔离槽实现的。

把单块电路晶体管和单管作一比较，它们之间有这样几点区别：

(1) 单块电路晶体管的电极，全部是从硅片顶部引出的，集电极也是如此，不象单管那样，集电极可以由硅片底部引出。从顶部引出集电极，带来一个缺点是，集电极电流要流过比较长一段高电阻率的集电区，造成比较大的电阻和电压降落，所以要加一层  $n^+$  隐埋层，以克服这一缺点。关于这个隐埋层的作用，在后面几章讲晶体管的高频、开关特性和集成电路原理时还要详细说明。

(2) 单块电路晶体管的  $e$ 、 $b$ 、 $c$  三个电极都在硅片的顶部，而且还要和电路中的其它元件进行互连，所以这三个电极的形状不能象单管那样做成闭合形的。从节省地位来考虑电极往往是做成长方形、条形、或马蹄形等比较合适。图 4-6 所画的就是集成电路 5G701 中两个晶体管的电极图形。

(3) 单块电路晶体管必须和电路中别的元件隔离开来， $p$  型衬底和浓硼扩散的  $p^+$  区就起了隔离的

图 4-5 画出了用  $p-n$  结隔离的单块电路晶体管的结构。它是在  $p$  型衬底上，先用锑扩散造成一层  $n^+$  隐埋层，然后在上面生长  $n$  型外延层，在  $n$  型外延层上用硼扩散造成一个  $p$  形基区，再在  $p$  区中间进行磷扩散，形成一个  $n^+$  发射区，这样在外延层上就形成了一个  $n-p-n$  的三层式结构。它和电路中别的元件之间的隔离是靠了浓硼扩散所形成的  $p^+$  隔离槽实现的。




图 4-6 单块电路晶体管的电极图形

作用。单管则是无需隔离的。隔离会对晶体管带来一些附加的寄生效应，如隔离结的寄生电容、寄生晶体管作用等，这些都会影响晶体管的特性，尤其是在高频及高速开关应用时影响更显著。所以在设计及制造集成电路时，不能只考虑其中单个晶体管的性质，还必须把这些附加的寄生效应考虑进去。为了减少隔离所带来的寄生效应，就不断地发展了各种改进的隔离技术，如介质隔离、空气隔离等等。

#### 4-1-3 平面管中的杂质分布

平面管的基区和发射区是杂质扩散造成的，所以在平面管的

$n-p-n$  三层中杂质的分布是不均匀的。我们很希望知道杂质分布的情况，因为晶体管的击穿电压、电容、频率等特性都同它有关系。杂质分布情况可以根据扩散的工艺原理推算出来，但是因为实际的工艺条件比较复杂，难于精确计算，所以，我们只作一些大致的分析。

以 5G701 集成电路为例，我们分析它里面的晶体管的发射区、基区和集电区的杂质分布。在外延集电区， $n$  型杂质是均匀分布的，用  $N_0$  代表它的浓度， $N_0$  约为  $2 \times 10^{16}/\text{厘米}^3$  左右，对于外延层的电阻率约 0.4 欧姆·厘米。硼扩散引进的杂质是不均匀的，在硅片表面处浓度较大，愈到内部浓度愈小，就是图 4-7(a) 中曲线  $N_p$  所代表的情形，它的表面




图 4-7 晶体管中的杂质分布

浓度接近于  $2.5 \times 10^{18}/\text{厘米}^3$ 。磷扩散的杂质分布是图 4-7(a) 中的曲线  $N_n$ ，它的表面浓度约为  $10^{21}/\text{厘米}^3$ 。

$n$  型杂质和  $p$  型杂质经过了补偿，它们的浓度差  $N_n - N_p$  画在图 4-7(b) 中。曲线在  $X$  轴上面的部分，表示  $n$  型杂质浓度超过  $p$  型杂质浓度，所以是  $n$  区； $X$  轴下面的部分表示  $p$  型杂质占多数，是  $p$  型区。在离开硅表面  $X_{je}$  的地方，形成一个  $p-n$  结，这个结叫做集电结，生产上又叫硼结或  $bc$  结，结深  $X_{je}$  约为 3 微米。在  $X_{je}$  处，也形成一个  $p-n$  结，叫发射结或  $eb$  结，结深  $X_{je}$  约为 2 微米。所以基区的宽度为  $W = X_{je} - X_{je} \approx 1$  微米。这里表示的基区宽度叫做几何基区宽度，同后面要讲到的物理基区宽度（或叫有效基区宽度）略有差别。在基区中， $p$  型杂质的分布是不均匀的，靠近发射结处浓度比较大，而靠近集电结处浓度比较小。

因为基区和发射区都是靠了杂质扩散造成的，所以这种晶体管叫做双扩散型晶体管。双扩散型晶体管的具体杂质分布形式因工艺条件不同而可以有些区别，但它的基本轮廓都是图 4-7 那样的。

## 4-2 晶体管的放大作用

晶体管在电子技术的各个领域里获得广泛的应用，是因为它具有放大电讯号的本领。下面我们先来看看电讯号是怎么被晶体管放大的。

### 4-2-1 从 $p-n$ 结到 $n-p-n$ 矛盾的转化

晶体管有两个  $p-n$  结，但它并不是两个结的简单凑合。这两个结靠得非常近，中间只隔了一层很薄的基区。毛主席教导我们：“每一事物的运动都和它的周围其他事物互相联系着和互相影响着。”晶体管的发射结和集电结就是通过基区而互相联系和互相影响，成为一个新的矛盾的统一体，它表现出与两个单独的  $p-n$  结不同的矛盾特殊性。

举一个例子来说明晶体管的两个  $p-n$  结是怎样互相影响的。




图 4-8 直流偏压下晶体管的电流




图 4-9 晶体管中的电流分配

在图 4-8 中，我们在晶体管的集电结上加一个反向偏压  $V_{ce}$ ，而在发射结上加一个正向偏压  $V_{be}$ ，使得在  $e$ 、 $b$ 、 $c$  三个电极中有电流流过，分别用  $I_e$ 、 $I_b$ 、 $I_c$  来表示。假如这两个  $p-n$  结是互不相关的话，那末因为在集电结加的是反向偏压，流过的是很小的反向漏电流，从  $c$  流到  $b$ ，譬如是 0.1 微安，而发射结在正向偏压作用下，有较大的正向电流，从  $b$  流到  $e$ 。譬如  $V_{be}$  加 0.7 伏左右电压时，流过发射结的电流是 3 毫安，这样，在  $e$ 、 $b$ 、 $c$  三个电极中的电流分配的情况应当象图 4-9(a) 那样，其中  $I_c = 0.1 \mu A$ ， $I_e = 3 mA$ ， $I_b = I_e - I_c = (3000 - 0.1) \mu A$ 。

实际情况是不是这样呢？我们用电流表去测图 4-8 中晶体管三个极的电流分配情况，结果如下：

表 4-1 实际测得的晶体管中的电流分配

$I_e$	0	3 mA	4 mA
$I_c$	$0.1 \mu A$	2.93 mA	3.01 mA
$I_b$	$-0.1 \mu A$	0.07 mA	0.09 mA

这个表说明，当发射极电流  $I_e$  等于零时，集电极电流  $I_c$  很小，只有 0.1 微安，这就是集电结的反向漏电流，用  $I_{cb}$  表示，同时， $I_b$  是负的 ( $-0.1$  微安)，表示它的方向同图 4-8 中的方向相反。而当发射结加了正向偏压引起发射极电流  $I_e$  以后，集电极电流  $I_c$  就迅速随着  $I_e$  的增加而增加，基极电流  $I_b$  反而比  $I_e$  和  $I_c$  小得多。这样的电流分配可以表示成图 4-9(b) 的样子，就是说，如果发射极

电流  $I_e$  是 3 毫安，那末其中 2.93 毫安是从集电极流过来的，而从基极流过来的只有 0.07 毫安。所以，它同图 4-9(a) 的分配关系是完全不同的。

上述事实说明，两个  $p-n$  结组成一个  $n-p-n$  结构时，因为基区很薄，这两个结之间就会发生相互影响，电流可以从一个结通过基区流到另一个结。同两个单独的  $p-n$  结相比，这是一种矛盾的转化，使晶体管具有完全不同于两个单独  $p-n$  结的特性，它们之间有着质的区别。

#### 4-2-2 电流放大系数

晶体管的发射极电流  $I_e$  和集电极电流  $I_c$  之间有着相互影响的作用，如果  $I_e$  变化一点， $I_c$  也会相应地变化一点。这样一个现象对我们有什么用处呢？假如我们在图 4-8 的线路里，把发射极作为电流的输入端，集电极作为电流的输出端，基极作为输入和输出的公共端，利用输入电流的变化来控制输出电流的变化，就有可能获得电流放大的作用。输入电流的变化量用符号  $\Delta I_e$  表示，所引起的输出电流的变化量用  $\Delta I_c$  表示，它们的比值是：

$$\alpha = \frac{\Delta I_c}{\Delta I_e} \quad (4-1)$$

$\alpha$  反映了晶体管的集电极电流变化  $\Delta I_c$  和发射极电流变化  $\Delta I_e$  之间的定量关系，称为晶体管的电流放大系数。在表 4-1 的例子中， $I_e$  从 3 毫安变到 4 毫安，变化量  $\Delta I_e = 1$  毫安，引起  $I_c$  从 2.93 毫安变到 3.91 毫安，变化量  $\Delta I_c = 0.98$  毫安，所以电流放大系数  $\alpha = 0.98$ ，很接近于 1。

各个晶体管的  $\alpha$  数值是不一样的，都很接近于 1，但总是小于 1。 $\alpha$  小于 1 这就是说，照图 4-8 那样的接法（称共基极接法），用发射极电流变化来控制集电极电流变化，输出电流的变化量总是小于输入电流的变化量，电流并没有得到放大。那末为什么说晶体管有放大作用呢？

我们再回到表 4-1，可以看到集电极电流  $I_c$  的变化同基极电




图 4-10 共发射极接法的电流放大作用

流  $I_b$  的变化也是相对应的，假如我们改为用基极电流  $I_b$  来控制集电极电流  $I_c$ ，那末很小的  $I_b$  变化就可以引起较大的  $I_c$  变化，达到电流放大的目的。在线路上把图 4-8 的接法改变一下，把基极作为输入端，集电极作为输出端，发射极作输入、输出的公共端，这种接法叫共发射极接法，象图 4-10 那样。

在共发射极接法中，发射结 ( $e$ 、 $b$  之间) 也是加正向偏压，集电结处在反向偏压的状态（电池  $V_{be}$  的电压主要降落在集电结上），只要电压加得适当， $e$ 、 $b$ 、 $c$  之间的电流分配情况仍然是表 4-1 的数值。这时输入端的电流变化是  $\Delta I_b$ ，它引起输出端的电流变化是  $\Delta I_c$ ，它们的比值称为共发射极电流放大系数  $\beta$ ，以区别于共基极电流放大系数  $\alpha$ 。

$$\beta = \frac{\Delta I_c}{\Delta I_b} \quad (4-2)$$

在表 4-1 里， $I_b$  从 0.07 毫安改变到 0.09 毫安，即  $\Delta I_b = 0.02$  毫安时，引起的  $I_c$  的变化为  $\Delta I_c = 3.93 - 2.95 = 0.98$  毫安，所以  $\beta = \frac{0.98}{0.02} = 49$ 。 $\beta$  比 1 大得多，即输出电流的变化量是输入电流变化量的很多倍，所以采用共发射极接法电流就得到放大了。

$\beta$  和  $\alpha$  虽然数值相差很多，但它们都是反映了晶体管  $e$ 、 $b$ 、 $c$  三个极的电流变化关系的，只是因为晶体管的接法不同，反映的侧面也就不同，所以它们之间必定存在一定的关系。下面就简单地推算一下它们的关系。

因为发射极电流等于基极电流和集电极电流之和，即：

$$I_e = I_c + I_b \quad (4-3)$$

它们的变化量也满足这样的关系，就是：

$$\Delta I_e = \Delta I_c + \Delta I_b \quad (4-4)$$

利用这一关系，可以把(4-2)式写成下面的形式：

$$\beta = \frac{\Delta I_c}{\Delta I_b} = \frac{\Delta I_o}{\Delta I_e - \Delta I_c} = \frac{\Delta I_c / \Delta I_e}{1 - (\Delta I_c / \Delta I_e)} \quad (4-5)$$

因为  $\alpha = \frac{\Delta I_o}{\Delta I_e}$ ，代入后即得到：

$$\beta = \frac{\alpha}{1 - \alpha} \quad (4-6)$$

经过适当换算也可以写成：

$$\alpha = \frac{\beta}{1 + \beta} \quad (4-7)$$

一般在晶体管的手册中，表示放大特性的参数都用  $\beta$  而不用  $\alpha$ 。在工厂产品测试时，因为测电流的改变量  $\Delta I_c$  和  $\Delta I_b$  手续较繁，所以就直接读出一定  $I_e$  值时的  $I_b$ ，取它们的比值叫做  $h_{FE}$ （或称直流  $\beta$ ），即：

$$h_{FE} = \frac{I_e}{I_b} \quad (4-8)$$

$h_{FE}$  的数值同  $\beta$  不相等，但比较接近。例如从表 4-1 中读出  $I_e=4$  毫安时， $I_b=0.09$  毫安，所以  $h_{FE}=43$ ，比上面算出的  $\beta=49$  略小一点。晶体管的合格品的  $h_{FE}$ （或  $\beta$ ）一般在 20~200 之间，对应于  $\alpha$  在 0.95~0.995 之间。

### 4-2-3 电压和功率的放大作用

晶体管在实际应用时，除了象前面所说的那样用来获得电流的放大外，更多的是用来放大交流讯号的电压和功率。

前面说过，晶体管在共基极接法时，对电流是没有放大作用的，只有共发射极接法才有电流放大，但是这并不等于说共基极接法就没有放大作用了，因为对交流讯号的电压和功率，在共基极接法时可以获得放大。下面我们就来说明这一问题。

在放大交流讯号时，晶体管除了加直流偏压以外，在输入回路里还要接一个讯号源  $S$ ，在输出回路里接一个负载电阻  $R_L$ ，如图 4-11 所示。从讯号源输一个交流电压  $v_i$  到发射结上，引起发射

极有一个交流电流  $i_e$ , 相应地在集电极就有交流电流  $i_c$  流过, 这个电流在负载电阻  $R_L$  上产生一个交流电压降, 这就是输出的交流电压。

输出电压的幅度是  $v_o = i_c R_L$ , 而输入电压的幅度  $v_i$  差不多等于  $i_e r_e$ 。 $r_e$  是发射结电阻, 因为晶体管的发射结处在正向偏压作用下, 结电阻很小, 而集电结处于反向偏压作用下, 结电阻很大, 也就是说晶体管的输出电阻比输入电阻大得多。一般在电路里面, 为了获得较好的放大作用, 负载电阻的数值总是选取同晶体管输出电阻值相近, 因此  $R_L$  要比发射结电阻  $r_e$  大得多。在共基极接法时, 虽然输出电流  $i_o$  和输入电流  $i_i$  的值很接近 (因为  $\alpha$  很接近于 1), 但是因为  $R_L$  比  $r_e$  大得多, 所以输出电压  $v_o$  就比输入电压  $v_i$  大得多, 电压就得到了放大。

功率是电流和电压的乘积, 既然输出电压比输入电压大得多,

而输出电流同输入电流是接近相等的, 因而输出功率也比输入功率大得多, 使功率也得到了放大。

假如是共发射极接法, 如图 4-12 所示, 那末不仅输出电流  $i_c$  比输入电流  $i_i$  大得多, 而且共发射极接法时晶体管的输出电阻也比输入电阻来得大, 所以对交流讯号的电压和功率也是有放大作用的。




图 4-12 共发射极接法的电压、功率放大

实践和理论都证明, 共发射极接法时, 晶体管的功率放大倍数要比共基极接法来得高, 而且它还有电流放大作用。所以在实际的线路里, 共发射极接法比共基极接法应用得更为广泛。




图 4-11 交流讯号的放大作用

## 4-3 晶体管的放大原理

从前面的分析知道，晶体管的电流放大作用是由于电流从一个结传输到另一个结所引起的，而电压和功率放大则决定于两对矛盾：一方面是电流的传输作用，另一方面是晶体管的输出和输入电阻的差异。外加直流偏压是引起这两对矛盾的外部条件。后一对矛盾实际上就是  $p-n$  结的正向和反向特性，在第三章中已经作过详细的分析，这也是单独的  $p-n$  结所具有的性质。而电流的传输作用这一矛盾则是晶体管所特有的，这是它同两个单独的  $p-n$  结的主要区别。晶体管的电流、电压和功率的放大作用就是由于电流传输这一主要矛盾所决定的，电流放大系数  $\alpha$  和  $\beta$  是这一矛盾在数量上的表现。所以我们要深入了解晶体管放大作用的本质，只要抓住电流传输作用这一主要矛盾，也就可以迎刃而解了。

晶体管中电流传输是怎么会引起的呢？毛主席教导我们：“事物发展的根本原因，不是在事物的外部而是在事物的内部，在于事物内部的矛盾性。”晶体管内部的矛盾性就是载流子在外加电压作用下的运动。因此我们就来分析它内部载流子的运动情况。

### 4-3-1 晶体管的能带图和载流子分布

用能带图说明半导体中的载流子运动是比较方便的，所以我们先从晶体管的能带图讲起。通过第三章的介绍，我们知道  $p-n$  结的能带是弯曲的，如图 4-13 所示。对于晶体管来讲，它有两个  $p-n$  结，在两个结的交界面处都形成了势垒区，势垒区是朝交界面的两边扩展的，但是它主要是向杂质浓度较低的一方扩展，而且杂质浓度愈低，势垒区扩展得愈宽。在图 4-14(a) 中画出了晶体管的两个  $p-n$  结的势垒区，发射结附近杂质浓度较高，集电结附近杂质浓度较低，所以发射结势垒区比集电结




图 4-13  $p-n$  结的势垒和能带图





图 4-14 晶体管的势垒区  
和能带图

势垒区窄一些。由于势垒区的扩展，使得有效的基区宽度比几何上的宽度来得小些。在以后的分析中，我们讲基区宽度  $W$ ，一般是指有效基区宽度，或称物理基区宽度。

不加偏压时，晶体管的能带就象图 4-14(b) 那样，相当于把两个  $p-n$  结的能带图画在一起。在图里面还画出了发射区、集电区中的多数载流子电子和基区中的多数载流子空穴，至于少数载流子，在平衡时是很少的，就不画了。

在不加偏压时，因为有势垒这个“高坡”，载流子的扩散作用和漂移作用达到平衡，电子和空穴不会从一个区域流到另一个区域去，所以晶体管中没有电流。

有了外加偏压以后，扩散和漂移的平衡被破坏了，能带图和载流子分布就要发生变化。

发射结加的是正向偏压，所以势垒变窄变低；集电结加的是反向偏压，势垒变宽变高，晶体管的能带图就变成图 4-15(a) 的样子。

在发射结正向偏压作用下，电子就要从发射区注入到基区，空穴从基区注入到发射区，成为非平衡少数载流子。因为晶体管的发射结是  $n^+ - p$  结，发射区杂质浓度比基区大得多，也就是发射区的电子浓度比基区的空穴浓度大得多，所以在发射结的注入作用中，电子向基区的注入比起空穴向发射区的注入来，更为主要些。集电结加的是反向偏压，它的作用是要使基区边界(3)处的电子拉

到集电区去，使集电区边界(4)处的空穴都拉到基区去。这样一来，在基区中，边界(2)处就由于注入而引起了电子的积累，而到边界(3)处，电子浓度差不多等于零。在整个基区中，电子的浓度是不均匀的，形成了一定的梯度分布，就象图4-15(b)所画的那样。 $n_b$ 代表基区中的非平衡少数载流子电子的浓度。

基区中有了电子的积累以后，就增加了基区中的负电荷，为了保持基区的电中性，它就要吸引相等数量的空穴积累，来和电子电荷中和，不然的话，由于同性电荷之间的排斥作用，基区电子要趋向于分散，就积累不起来。所以基区中空穴的浓度分布就从图4-15(b)中的虚线变为实线 $p_b$ 的情形。




图4-15 外加偏压时，晶体管的能带图和载流子分布

#### 4-3-2 电流是怎么传输的

晶体管加了直流偏压，就会引起从集电极流向发射极的电流，这是因为载流子在偏压作用下由发射极向集电极传输所引起的。这个传输的过程也可以从图4-15(a)加以说明。发射区的电子在正向偏压作用下，注入到基区后，积累在基区的边界(2)，在基区中就形成了电子的浓度梯度，于是电子就要在基区中扩散，从发射结的界面(2)跑向集电结的界面(3)，其中一部分电子在扩散的过程中会同基区的空穴发生复合，其余的到达集电结边界后，就被电场拉到集电区，成为集电极电流。图4-15(a)中箭头所表示的就是这些过程。因此整个传输过程可以分成三个阶段：




图 4-16 晶体管中电流的传输情形

发射区注入到基区的电子，在基区内造成了一个浓度梯度，所以就要从界面(2)向界面(3)扩散，这里基区就起了输运电子的作用。在输运的过程中，有一部分电子要同基区中的空穴复合，而形成基区的复合电流  $I_r$ ，其余的电子可以输送到集电结边界，形成集电极电子电流  $I_{nc}$ 。所以  $I_{nc}$  要比  $I_{ne}$  小一些：

$$I_{nc} = I_{ne} - I_r \quad (4-10)$$

在图 4-16(a) 中，用粗的黑箭头表示电子从发射区到集电区的输运过程，朝下的小箭头代表在基区中复合掉的一部分电子。图 4-16(b) 则画出了电流  $I_r$  和  $I_{nc}$ 。

这里电子可以从发射区输运到集电区，是因为基区很窄。假如不满足这个条件，基区宽度  $W$  比电子的扩散长度  $L_n$  还要大，那末电子还没有到达界面(3)就已经差不多复合光了。输运和复合这一对矛盾中，复合占了压倒优势，输运的作用微不足道，发射结和集电结就差不多成为两个互不联系的  $p-n$  结了。这样的  $n-p-n$  结构，不是一个晶体管，只能算两只二极管。

1. 发射结的注入 发射结加了正向偏压，就引起了从发射区注入到基区的电子流，这在图 4-16(a) 中用一个黑的粗箭头来表示。电子流产生了一个电子电流  $I_{ne}$ ，它的方向是和电子流方向相反的，这就是图 4-16(b) 中的  $I_{ne}$ 。同时，空穴从基区注入到发射区，即图 4-16(a) 中向左的空心小箭头，形成的空穴电流，就是图 4-16(b) 中的  $I_{pe}$ 。总的发射极电流  $I_e$  应该是电子电流  $I_{ne}$  和空穴电流  $I_{pe}$  之和，即：

$$I_e = I_{ne} + I_{pe} \quad (4-9)$$

2. 基区中的输运和复合 发

3. 集电区的收集 集电结加的是反向偏压，所以扩散到界面(3)的电子全部被电场拉到集电区，成为集电极电流的主要部分。集电极电流除了这部分  $I_{ne}$  以外，还有结的反向漏电流  $I_{cbo}$ ，所以总的集电极电流可以写成：

$$I_c = I_{ne} + I_{cbo} \quad (4-11)$$

假如集电结的反向偏压加得很高，电子电流  $I_{ne}$  在通过势垒区时还可能发生雪崩倍增的现象，使  $I_c$  大大增加，这个问题放在下面讲击穿电压时再去讨论。

### 4-3-3 发射效率和基区输运系数

从上面的电流传输过程中我们可以了解，引起晶体管的放大作用的内因是非平衡载流子在基区中的注入和输运。如果发射结注入的电子电流  $I_{ne}$  比空穴电流  $I_{pe}$  大得多，在基区中的复合又很少，那末集电极电流同发射极电流数值很接近，就可以得到接近于 1 的  $\alpha$  值。所以，这里有两对影响晶体管的电流放大系数的矛盾：一是基区中输运和复合的矛盾，这往往是最主要的矛盾。复合造成了非平衡载流子在基区中传输时的损失，它会使电流放大系数降低。另一对影响电流放大的矛盾，就是发射结注入过程中的矛盾。发射极电流  $I_e$  中只有一部分电子电流  $I_{ne}$  能够对集电极电流作出贡献，另一部分  $I_{pe}$  是基区向发射区注入空穴构成的电流，它不参与电流的传输，这部分在  $I_e$  中所占的比重大了，就会使电流放大系数降低。这两对矛盾可以用两个量从定量上来反映，叫做基区输运系数  $\eta$  和发射效率  $\gamma$ 。基区输运系数代表到达集电区的电子电流  $I_{ne}$  和发射区注入电子电流  $I_{ne}$  的比值：

$$\eta = \frac{I_{ne}}{I_{ne}} = \frac{I_{ne} - I_r}{I_{ne}} \quad (4-12)$$

发射效率  $\gamma$  则定义为注入电子电流  $I_{ne}$  同总的  $I_e$  之比：

$$\gamma = \frac{I_{ne}}{I_e} = \frac{I_{ne}}{I_{ne} + I_{pe}} \quad (4-13)$$

$\eta$  和  $\gamma$  都是接近 1 而小于 1 的。

共基极电流放大系数  $\alpha$  同  $\gamma$  和  $\eta$  有什么具体关系呢？

假如发射极电流改变  $\Delta I_e$ ，那末相应的电子电流和空穴电流的变化是  $\Delta I_{ne}$  和  $\Delta I_{pe}$ ，而  $\Delta I_{ne} = \gamma \Delta I_e$ 。集电极电流的变化  $\Delta I_o$  基本上决定于基区输运过来的电子电流的变化  $\Delta I_{ne}$ ，因为反向漏电流  $I_{cbo}$  在晶体管工作时基本上不变，所以  $\Delta I_o = \Delta I_{ne} = \eta \Delta I_{ne} = \eta \gamma \Delta I_e$ 。根据  $\alpha$  的定义，有：

$$\alpha = \frac{\Delta I_o}{\Delta I_e} \approx \eta \gamma \quad (4-14)$$

因为  $\eta$  和  $\gamma$  都比 1 小，所以晶体管的共基极电流放大系数  $\alpha$  总是小于 1 的。

基区输运系数  $\eta$  和发射效率  $\gamma$  同晶体管结构参数之间有定量的关系，经过一定的计算可以得到：

$$\eta = 1 - \frac{W^2}{2L_n^2} \quad (4-15)$$

$$\gamma = \frac{1}{1 + \frac{\rho_e}{\rho_b} \frac{W}{L_p}} \quad (4-16)$$


其中  $W$  是基区宽度， $L_n$ 、 $L_p$  分别是电子和空穴的扩散长度， $\rho_e$  和  $\rho_b$  是发射区和基区的电阻率。

从物理概念上来看，也很容易理解  $W$ 、 $L_n$ 、 $\frac{\rho_e}{\rho_b}$  这几个量同  $\alpha$  的关系。 $L_n$  愈大，表示寿命  $\tau$  愈大，就是电子在基区中的复合率愈小，因而基区输运系数  $\eta$  就大。基区宽度  $W$  愈小，那末电子渡越基区的时间可以缩短，并且引起复合的基区体积也小了，这都是有利于减少基区中电子复合数目的，因而提高了  $\eta$  的值。 $\frac{\rho_e}{\rho_b}$  的比值愈小，也就是说发射区杂质浓度  $N_e$  比基区杂质浓度  $N_b$  大得多，这样就可以使  $n$  型发射区注入的电流中，空穴电流的成分大大减少，从而提高了发射效率  $\gamma$ 。

#### 4-3-4 表面复合和势垒复合的影响

在上面的公式中，还忽略掉了一些影响  $\eta$ 、 $\gamma$  的因素。我们分析其中比较重要的两个因素：

1. 表面复合 上面写出的  $\eta$  公式, 只考虑了电子在基区的体内复合, 实际上发射区注入到基区的电子中, 有一部分会流向表面, 在表面处复合掉, 如图 4-17。有了表面复合作用, 就使基区的输运能力降低, 基区输运系数  $\eta$  就要减小。



起复合作用的表面面积比较大, 表面结构粗糙, 表面沾污严重, 或暴露在周围环境气氛之中, 都会使表面复合的作用增强, 影响电流放大系数, 所以在晶体管的制造工艺中, 要注意表面的沾污和气氛的影响。对于硅平面管来说, 表面有一层氧化层起保护作用, 表面复合的影响就可以大大减小。但是在注入电流比较小时, 表面复合的影响还是比较严重的。

2. 势垒复合 上面的讨论中, 没有考虑发射结势垒区的复合, 认为发射极电流  $I_e$  就是电子电流  $I_{ne}$  和空穴电流  $I_{pe}$  两部分之和。而实际上硅  $p-n$  结的势垒复合作用并不总是可以忽略的, 特别在注入比较小的情况下,  $p-n$  结的势垒复合电流还占了比较主要的地位(在第三章中讲过这个问题)。由于发射结的势垒复合作用, 使电子从发射区注入到基区前, 有一部分在势垒区中复合掉, 注入过去的就少了, 因而降低了发射效率  $\gamma$ , 如图 4-18 所示。这也会使得晶体管在低注入时, 电流放大系数  $\beta$  很小。




图 4-18 势垒复合的影响

#### 4-3-5 怎样提高 $\alpha$

毛主席教导我们: “马克思主义的哲学认为十分重要的问题, 不在于懂得了客观世界的规律性, 因而能够解释世界, 而在于拿了这种对于客观规律性的认识去能动地改造世界。”我们分析了影响晶体管电流放大系数的各种因素, 写出了  $\eta$ 、 $\gamma$  的理论公式, 怎样用它来指导实践, 在制造晶体管时控制  $\alpha$  (或  $\beta$ ) 的大小呢? 根据

上面的分析和公式(4-14)、(4-15)、(4-16)，要提高 $\alpha$ ，也就是要提高 $\eta$ 和 $\gamma$ ，可以从这几方面着手：(1)减薄基区宽度 $W$ ；(2)提高材料的寿命 $\tau$ ，也就是使 $L_n$ 和 $L_p$ 大些；(3)增加发射区的杂质浓度，以减少发射区电阻率 $\rho_e$ ，使 $\frac{\rho_e}{\rho_b}$ 值减小；(4)减小表面复合的影响。

其中控制基区宽度 $W$ 往往是最主要的。制造晶体管和集成电路的工人老师傅都知道， $\beta$ 的大小是靠发射区磷扩散来调节的，实际上这主要就是调节基区宽度的大小。如果 $\beta$ 太小，那末提高磷扩散的温度或延长扩散时间，使磷扩散的结深增加，相应地基区宽度变小， $\beta$ 就可以提高。 $\beta$ 过分高也是不好的，因为从工艺上讲， $\beta$ 很高，基区就很薄，扩散时控制较难，弄不好一下子就过了头把基区扩穿了；从晶体管的特性来讲，基区太薄，会引起比较显著的基区调变效应或势垒穿通(这在下面还会讲到)。在线路中， $\beta$ 太高稳定性比较差。所以磷扩散试验片的 $\beta$ 一般可以控制在20~60左右，经过三次氧化，还会使结深增大，基区减薄， $\beta$ 值进一步提高。

有时提高扩散温度，延长扩散时间后， $\beta$ 还做不高，这有以下几种可能：(1)光刻时发射区窗口未刻净，留有很薄一层氧化层，因而磷扩散的结深很浅，基区太宽了， $\beta$ 当然就做不高。(2)即使提高温度和延长时间，甚至到磷扩散把基区扩穿以前， $\beta$ 仍然很小，这说明 $\beta$ 小并不是由于基区太宽的缘故，一种可能性是磷扩散的浓度不够高，因而使得发射效率 $\gamma$ 下降，这需要从工艺操作中来检查原因，例如在液态源扩散中，通源的氮气流量是否太小，三氯氧磷分解充分不充分，或者扩散的温度是否偏低等等，针对存在的问题加以改进。(3)同上述情况差不多，另一种可能性是材料的缺陷太多，寿命太低，以致基区复合十分严重， $\beta$ 也就做不上去了。例如在某些管子中，如果金扩散掌握得不够好，扩散进去的金对基区的电子寿命也有较大的影响，那末 $\beta$ 就不容易做高。

#### 4-3-6 共发射极接法的电流传输过程

晶体管在直流偏压作用下，基区有一定数量的电子积累，而为

了保持电中性，在基区中就要有同样数量的空穴积累来同它中和。基区中的空穴积累可以看作是外回路的电池供给的。因为积累的电子和空穴有复合作用，所以外回路要不断地向基区补充空穴，这就形成了基极电流。假如晶体管的发射效率等于 1，集电结的反向漏电流可以忽略，那末基极电流所注入的空穴，全部是用来补充复合所引起的空穴损失，基极电流  $I_b$  就刚好等于前面图 4-16 中的复合电流  $I_r$ 。

我们了解了基极电流的意义之后，可以用电荷控制的概念比较直接地说明晶体管共发射极接法时的电流传输过程，说明为什么可以用较小的基极电流变化来控制集电极电流的很大改变。

在共发射极接法时，外电路向基区注入空穴，形成了基极电流，为了保持基区的电中性，它就要引起发射结的注入，使电子从发射区注入到基区，造成基区的电子浓度梯度，因而有一部分电子就要跑向集电区去，形成了集电极电流，这就是用电荷控制的概念所说明的电流传输过程。那末为什么很小的基极电流却可以引起很大的集电极电流呢？因为基极电流注入的空穴主要是用来补充复合所引起的减少，而发射结注入的电子中，除了一部分与空穴复合以外，还有一部分是输运到集电区去的。在前面几节的分析中已经说过，只要基区足够薄，基区少数载流子的寿命足够长，那末输运与复合这一对矛盾中，输运总是主要的，即到达集电区去的电子数要比在基区中复合掉的电子数（亦即空穴数）多得多，因而使得集电极电流比基极电流要大得多。定量的关系决定于基区输运系数  $\eta$  的值。假如再考虑到发射效率  $\gamma$  的问题，即在发射结的注入中，有一部分空穴要从基区注入到发射区，这部分空穴也是靠基极电流来供给的，那末电流的放大作用也是决定于  $\eta$  和  $\gamma$  两个因素，它的定量关系是同前面的(4-6)和(4-14)式一致的。

#### 4-3-7 晶体管的反向工作

大家都知道，晶体管的发射极  $e$  和集电极  $c$  都是  $n$  区，但是这两个电极是不可以对调的，这是什么道理呢？从上面对晶体管放

大原理的分析很容易解释这一点。因为假如把  $e$  和  $c$  对调一下，从集电区发射电子，到发射区去收集，那末，由于：(1) 集电区的杂质浓度比基区来得小，这样，反向工作时注入的空穴电流就要超过




图 4-19 晶体管反向工作

电子电流，所以发射效率  $\gamma$  就很低很低；(2) 集电区的面积大，发射区的面积很小，这样集电结注入到基区的电子，不会绝大部分被发射结收集到，而有很多电子要流到表面处去复合掉，如图 4-19 所示。

因而基区输运系数  $\eta$  也大大减小了。这两个因素都使得晶体管在反向工作时的电流放大系数  $\beta$  很小，一般只有 1 左右。所以没有人会这样去使用晶体管的。

但是晶体管的这种反向工作也不是绝对碰不到的，在晶体管—晶体管逻辑集成电路中有时就要发生，这是我们所不希望有的，因为它对电路带来不利，在设计时应当想办法使晶体管的  $\beta$  降到 0.05 以下。我们懂得了这一节中所讲的电流放大原理以及决定  $\eta$ 、 $\gamma$  的各种因素后，就比较容易去考虑这个问题。在下册第十四章中将具体讲到这一点。

#### 4-4 晶体管的直流特性

一只晶体管做出来了，怎么判断它的好坏呢？首先就是测量它的直流特性。我们可以先用晶体管特性图示仪（如 JT-1 型）观察它的特性曲线簇，然后再测量它的  $\beta$ 、漏电流、击穿电压等。下面我们就先介绍一些良好的特性曲线和几个参数，然后再分析实际生产过程中常常会遇到的一些现象。

##### 4-4-1 共基极和共发射极接法的输出特性曲线

在 JT-1 图示仪上，可以看到共基极的特性曲线簇，如图 4-20。这个图形代表的是晶体管在共基极接法时，在不同的注入电流  $I_e$  之下，集电极电流  $I_c$  随集电极电压  $V_{cb}$  的变化关系。可以看到当  $I_e=0$ ，即是发射极没有电流注入时，集电极电流很小，一

般硅管只有几到几十毫微安,这就是反向漏电流  $I_{cbo}$ 。假如发射极有了注入电流  $I_e$ ,那末在集电极电流中除了  $I_{cbo}$  外,又增加了从发射极传输过来的一部分电流  $\alpha I_e$ ,总的集电极电流  $I_c$  可以表示成:

$$I_c = \alpha I_e + I_{cbo} \quad (4-17)$$

$\alpha$  是比 1 小的,所以  $I_c$  总是略小于  $I_e$ 。随着注入电流  $I_e$  从 4 毫安增加到 8 毫安, 12 毫安……,  $I_c$  也一级级上升,  $V_{ce}-I_c$  特性(输出伏安特性)就成为图 4-20 中的一簇曲线。




图 4-20 共基极输出特性曲线




图 4-21 共发射极输出特性曲线

观察共发射极特性,得到的是在不同的基极电流  $I_b$  之下,  $I_c$  随  $V_{ce}$  的变化关系,如图 4-21 所示。它和图 4-20 很相似,不过特性曲线比共基极的情况倾斜一些(在图示仪上看起来有时也很平,因为把  $I_c$  的标度缩小了,倾斜就不很明显)。在  $I_b=0$  时,只有很小的漏电流  $I_{cbo}$ ,随着  $I_b$  的增加,  $I_c$  也增大。可以表示成下面的关系:

$$I_c = \beta I_b + I_{cbo} \quad (4-18)$$

从共发射极输出特性曲线很容易求出  $h_{FE}$ (直流  $\beta$  的值)。譬如我们在电压  $V_{ce}$  为 1 伏时,从图 4-21 上面读出基极电流  $I_b=100$  微安时,集电极电流  $I_c=5$  毫安,所以  $h_{FE} = \frac{5000}{100} = 50$ 。

但是,在  $I_b=50$  微安时我们读出  $I_c$  值是 2 毫安,那末算出的  $h_{FE}$  就只有 40。所以对于不同的基极电流  $I_b$ ,或者说不同的  $I_c$ ,




图 4-22  $h_{FE}$  随  $I_c$  的变化曲线  
点是不一样的，例如 3DK2 型晶体管，测量  $h_{FE}$  时，规定的工作点是  $V_{ce} = 1$  伏， $I_c = 10$  毫安。

$h_{FE}$  的数值也不同。另一方面，假如  $V_{ce}$  的数值不一样，在同样的  $I_b$  之下，测得的  $h_{FE}$  的数值也不一样。所以  $h_{FE}$  的值是随着工作电压  $V_{ce}$  和工作电流  $I_b$  而变的，图 4-22 就是 3DK2 型晶体管的  $h_{FE}$  随工作电流变化的典型曲线。在测量时我们必须规定一个标准，就是要在一定的工作电压和工作电流的条件下测，这叫做规定一定的工作点。对各种不同型号的晶体管所规定的工作点是不一样的，例如 3DK2 型晶体管，测量  $h_{FE}$  时，规定的工作点是  $V_{ce} = 1$  伏， $I_c = 10$  毫安。

#### 4-4-2 反向截止电流

晶体管的两个  $p-n$  结，在一定的反向偏压下，有反向漏电流。在晶体管的出厂规格中，常常规定了表示漏电流的三个参数  $I_{ebo}$ 、 $I_{cbo}$ 、 $I_{ceo}$ ，又称为反向截止电流。

这三个参数所代表的意义是： $I_{ebo}$  是集电极  $c$  开路， $e$ 、 $b$  间（发射结）加了规定的反向电压时的反向电流； $I_{cbo}$  是发射极  $e$  开路， $b$ 、 $c$  间（集电结）加了规定的反向电压时的反向电流； $I_{ceo}$  是基极开路， $c$ 、 $e$  之间加了规定的反向电压（对集电结）时的集电极电流（有时又称它为穿透电流），如图 4-23 所示。




图 4-23 晶体管反向截止电流测试示意图

对特性良好的硅晶体管， $I_{ebo}$  和  $I_{cbo}$  都是很小的，但穿透电流  $I_{ceo}$  却要比  $I_{cbo}$  大得多。譬如，3DK4 型晶体管，在反向电压为 10 伏时， $I_{cbo}$  只有零点零几微安，而  $I_{ceo}$  可能有 1 微安到几微安。所以晶体管在共发射极接法时，集电极的反向漏电流要比共基极来得大。

为什么  $I_{ceo}$  比  $I_{cbo}$  大呢？我们作些简单的分析。在图 4-24 中， $ec$  间加了一电压  $V_{ce}$ ，基极  $b$  开路，这时  $V_{ce}$  的压降分在两个  $p-n$  结上，集电结处于反向，发射结处于正向，所以分压的结果是  $V_{ce}$  大部分降落在集电结，引起集电结的反向电流  $I_{cbo}$ ，小部分降落在发射结，使发射结引起注入电流  $I_e$ 。这好比是把  $V_{ce}$  拆成两只电池，分别加在  $eb$  和  $bc$  之间，象图 4-24 中虚线所代表的情形。发射结注入的电流  $I_e$ ，经过基区的运输，引起集电极电流  $I'_c$ ，这样，就使集电极流过的电流不仅仅是  $I_{cbo}$ ，而变成了  $I_{cbo} + I'_c$ ，这就是穿透电流  $I_{ceo}$ 。从图中看出， $I_e$  包含了  $I'_c$  和  $I'_b$  两部分，从前面 4-3 节的分析知道， $I'_c$  和  $I'_b$  之间有这样的关系：

$$I'_c = \beta I'_b$$

而在基极断开，即  $I_b = 0$  的情形，从图里很明显看出，从基区流到发射区的电流  $I'_b$  就是靠了从集电区流到基区的电流  $I_{cbo}$  来补充的，即：

$$I'_b = I_{cbo}$$

所以穿透电流就可以表示成：

$$I_{ceo} = I_{cbo} + I'_c = (\beta + 1) I_{cbo} \quad (4-19)$$

在共发射极接法时，虽然可以使讯号电流得到放大，但相应地漏电流比共基极接法增大了  $(\beta + 1)$  倍，这是它的一个缺点。漏电流大会使晶体管在线路中应用时稳定性变差，噪音增加，功耗变大等等，在生产上，漏电流大是一个比较突出的问题，它所造成的废




图 4-24 穿透电流的示意图

品往往占了不少的比例。在第三章里，我们已经分析了造成单个  $p-n$  结漏电流大的原因，对于晶体管来说， $e$ 、 $c$  漏电大有时也是一个结（集电结）的特性不好，使得  $I_{cbo}$  和  $I_{ceo}$  都超过了规定值，所以认真注意操作，制备两只特性良好的  $p-n$  结也是克服晶体管漏电流大的一个重要关键。但是有的时候，集电结本身的特性还比较好，却出现了很大的  $e$ 、 $c$  漏电，它的原因可能很多，其中有一种可能性就是表面沟道效应。下面一节就对沟道的问题作一些解释。

#### 4-4-3 表面沟道效应引起的 $e$ 、 $c$ 漏电

表面沟道是由氧化层引起的。在  $n-p-n$  型晶体管的  $p$  型基区上面，覆盖着一层氧化层，这一层氧化层的结构并不是十分完整无缺的，它里面往往会有有一些正电荷中心，例如钠离子（ $\text{Na}^+$ ），氢




图 4-25 表面沟道引起  
的  $e$ 、 $c$  穿通

离子（ $\text{H}^+$ ），氧空位等，这些正电中心有一定的移动性，它们跑到氧化层的下半部，即靠近硅表面的地方，就很容易因为静电感应的作用，在硅表面感应出一定数量的负电荷来，如图 4-25 所示。在  $p$  型基区中，这些负电荷是导电电子或者是受主杂质离子。

如果氧化层中的正电中心数目不太多，或者是靠近氧化层的上半部，那末感应出来的负电荷主要就是带负电的受主杂质离子，实际上就是表面一层中的空穴受到正电中心的排斥作用，被赶走了，表面这一层就缺少空穴，电阻率变大，成为弱  $p$  型的高阻层，称做耗尽层。如果氧化层中的正电中心很多，感应出来的负电荷不但包括了带负电的受主杂质离子，而且还有大量的导电电子，那末在  $p$  区的表面这一层中，空穴被赶走，多了许多导电电子，它的导电类型就要从原来的  $p$  型转变为  $n$  型，这叫做反型。在  $p$  型基区的氧化层下面，产生出来的这一  $n$  型反型层，就叫做沟道。

很明显，如果有了表面沟道存在，发射区、集电区和沟道区都是  $n$  型的，它们就可以直接连通导电，造成了  $e$ 、 $c$  之间有很大的漏

电流。即使感应产生的负电荷数量不太多，还不足以产生反型层，但是 $p$ 型基区表面还是有一定数量的负电荷，形成一个耗尽层，这一层的电阻率大大变高，因而集电结的势垒区会向基区的耗尽层部分大大扩展，如图4-26，造成了漏电流增大或是击穿电压降低。

在晶体管的结构上，如果基区电极是闭合的形状，例如象图4-3中那样的圆环形，它把氧化层割断开了，由沟道引起的 $e$ 、 $c$ 漏电就比较容易避免。但是有些管子的电极图形不是闭合的，特别是在集成电路里，要考虑元件之间的相互连接，就不能把电极做成闭合形的，这样沟道效应的影响有时就比较严重。为了防止沟道所造成的漏电和穿通现象，在工艺操作中注意严格的清洁工作是必要的，同时要注意 $p$ 区扩散的杂质浓度不能偏低。此外，也可以采用一些附加措施来阻止沟道的穿通，例如加保护环、采用扩展基极结构或用掺磷来稳定氧化层的性质等等。现在有些工厂将反刻引线后的合金化工序放在扩散炉中通磷蒸气进行，对于稳定氧化层性质、减小漏电有明显的好处。

沟道效应也是使硅平面管比较不适宜做成 $p-n-p$ 结构的一个原因。如图4-27所示，集电区的表面上形成的 $n$ 型沟道，会使集电结扩展到硅片侧面，使结面暴露在空气气氛中，没有氧化层的保护，因而极容易造成表面漏电和性能不稳定。所以做 $p-n-p$ 平面管必须采用保护环。

上面讲了沟道效应的许多坏处，用“一分为二”的观点看问题，它也有好处，可以为我们所利用。以后在第十九章里面要讲到一种金属-氧化物-半导体晶体管，正是利用表面沟道效应做成的。




图4-26 势垒区在  
表面的扩展



图4-27 表面沟道对  
 $p-n-p$ 晶体管的影响

#### 4-4-4 击穿电压

晶体管的反向击穿现象在观察它的特性曲线时常常可以看




图 4-28 晶体管的击穿特性

到，图 4-28 就是共发射极接法时看到的击穿现象。当  $V_{ce}$  加大到某一电压值时， $I_c$  就突然增大。观察共基极特性曲线时也有类似的现象。这里看到的击穿都是集电结的反向击穿。因为集电结工作时都是处于反向偏压的情况下，所以击穿限制了晶体管的使用电压范围。此外发射结一般是工作在正偏压的情况下，但在某些场合，例如开关应用时，也会受到很大的反向电压，这时也要考虑发射结的反向击穿电压的大小。在晶体管的规格中列出了  $BV_{ebo}$ 、 $BV_{cbo}$ 、 $BV_{ceo}$  三个击穿电压值，称为极限参数。

$BV_{ebo}$  是指集电极开路时发射结的反向击穿电压， $BV_{cbo}$  是指发射极开路时集电结的反向击穿电压。这两个击穿电压值基本上就是两个  $p-n$  结本身的反向击穿电压，可以用第三章所得到的结果来分析。对于平面管来说，因为发射结附近的杂质浓度比较大，所以发射结的击穿电压  $BV_{ebo}$  总比集电结的击穿电压  $BV_{cbo}$  来得小。例如集成电路中晶体管的  $BV_{ebo}$  一般是 6~9 伏左右，而  $BV_{cbo}$  可以达到几十伏。

$BV_{ceo}$  是指基极开路时，集电极和发射极之间的最大允许电压，这个电压比集电结本身的反向击穿电压  $BV_{cbo}$  来得低。为什么这样呢？因为击穿是  $p-n$  结的反向电流在通过势垒区时引起倍增的结果，当倍增效应使反向电流增大到某一定的数值时，就认为是击穿了。从 4-19 式我们知道，共发射极接法的反向漏电流比共基极时增大  $(\beta+1)$  倍，因为它的基数比较大，所以在稍低一些的电压时，就已经倍增到规定的数值以上了。

$BV_{ceo}$  比  $BV_{cbo}$  低多少呢？根据研究的结果，它们之间有下面的经验公式：

$$BV_{ceo} = \frac{BV_{cbo}}{\sqrt[n]{\beta}} \quad (4-20)$$

$n$  是一个正数，对于硅  $n-p-n$  型平面管， $n$  接近于 4。这个公式告诉我们一个事实，就是  $\beta$  愈大， $BV_{ceo}$  就愈低。它也可以供我们在设计晶体管时，估计  $e$ 、 $c$  间耐压时作为参考。我们应当注意， $\beta$  是随晶体管的工作点而变的，公式 (4-20) 中的  $\beta$  应当选择为测量  $BV_{ceo}$  时的电流下的  $\beta$  值。晶体管出厂规格中的击穿电压是规定为反向电流达到某一数值时的电压，例如 3DK2 型晶体管， $BV_{ceo}$  是规定为  $I_o = 200$  微安时的电压，所以在公式 (4-20) 中就应当以  $I_o = 200$  微安时的  $\beta$  代入。我们可以举一个具体数字例子：一只 3DK2 管子，测得  $BV_{ceo} = 60$  伏， $I_o = 200$  微安时的  $\beta$  值为 6（在正常测试条件下，它的  $\beta$  是 20），由公式 (4-20) 算出  $BV_{ceo}$  约为 40 伏，实际测得的结果是 42 伏，符合得比较好。

但有很多管子的击穿电压同 (4-20) 式偏离很大，这是因为公式 (4-20) 是在比较理想的雪崩击穿（硬击穿特性）的情况下得到的，如果在局部击穿，表面击穿，软击穿或者是下面讲的穿通的情况下，(4-20) 式的关系就不一定成立了。

#### 4-4-5 势垒穿通

有些晶体管  $bc$  或  $ec$  间加了太高的反向电压，虽然还没有引起它的击穿，但是却已经引起了势垒穿通现象，这时电流  $I_o$  也要突然增大，特性曲线显示出和击穿时差不多的图形。这种情况也是限制晶体管反向耐压的一个因素。现在我们就对势垒穿通现象作一些说明。

随着集电结反向电压的升高，它的势垒向两旁扩展，因而使基区有效宽度由  $W$  减小为  $W'$ ，如图 4-29 所示。这种基区宽度随集电结电压而变化的情况，叫做基区调变效应。在一般双扩散型晶体管中，因为基区杂质浓度比集电区高，集电结势垒主要向集电区扩展，基区调变效应不是很显著。但是如果基区很薄，而杂质浓度又不太高，那末基区调变效应就会明显起来。




图 4-29 基区调变效应

由于基区调变效应，晶体管  $e$ 、 $c$  间的反向偏压增加时，有效基区宽度就要减小，当电压增大到使集电结势垒区和发射结势垒区相连时，就出现了势垒穿通现象，如图 4-30 所示。在势垒穿通时，虽然势垒区中的电场强度还不足以引起载流子的倍增，但是电子却可以从发射区越过势垒区后直接跑到集电区去，使得集电极

电流急剧上升，表现出同  $e$ 、 $c$  击穿相似的特性，这时从图示仪上测得的  $BV_{ceo}$  实际上就等于势垒穿通电压  $V_p$ 。

发生势垒穿通时，晶体管的  $b$ 、 $c$  击穿电压  $BV_{cbo}$  也会降低。因为当  $b$ 、 $c$  间的反向电压




图 4-30 势垒穿通现象

超过了  $V_p$  后，发射结同集电结势垒穿通了，发射区的电位会受到集电极电压的影响，而上升为正电位，使得  $e$ 、 $b$  结处于反向偏置状态。当  $b$ 、 $c$  间的电压达到了  $V_p + BV_{ebo}$  以后，不仅发生了势垒穿通，而且  $e$ 、 $b$  结的反向偏压也要达到击穿电压的数值， $e$ 、 $b$  结就击穿了，这时电流可以从集电极  $c$  经过穿通的势垒区和发射区流到基极  $b$  去，如图 4-30 中的箭头所示。这样  $b$ 、 $c$  之间的反向电流也出现了象击穿那样的特性。由上面的分析可知，发生势垒穿通时， $BV_{ebo}$  的数值由下面的式子决定：

$$BV_{ebo} = BV_{ebo} + V_p \quad (4-21)$$

因为平面晶体管的  $BV_{ebo}$  一般只有 6~9 伏左右，所以  $BV_{ebo}$  同  $BV_{ceo}$  相差只有 6~9 伏。有时我们测到一些晶体管的击穿特性是比较硬的，但  $e$ 、 $c$  击穿电压和  $b$ 、 $c$  击穿电压差不多，不符合前面的公式 (4-20)，那末就有可能是因为势垒穿通的缘故。

#### 4-4-6 实际观察到的特性曲线

一只性能良好的晶体管，用图示仪观察它的共发射极特性曲线时，得到的图形是图 4-31 的样式，它的曲线起始部分电流上升很快，然后比较平坦（就是  $I_o$  随  $V_{ce}$  变化很小），线的间隔比较均匀，

击穿电压也比较高，从图形上算出的  $h_{FE}$  也合乎规格。

在实际制造晶体管时，并不是都可以得到这样满意的特性曲线的，例如有时击穿电压比较低，或  $h_{FE}$  比较小，不合规格。除此以外，还常常会碰到一些图形不够理想的特性曲线（见表 4-2），甚至出现各种怪图形，这些都反映了晶体管的结构、材料和制造工艺中产生的毛病。分析清楚这些现象和它产生的原因，对于指导工艺操作是有好处的。但是因为实际情况往往比较复杂，原因往往有多种多样，对这些现象的认识，必须经过“由实践到认识，由认识到实践这样多次的反复，才能够完成”。下面我们列举一些生产实际中遇到的不够理想的图形，尽可能作一些分析解释，有的我们还解释不了。毛主席教导我们：“在某种意义上来说，最聪明、最有才能的，是最有实践经验的战士。”要完全弄清楚产生这些现象的原因和解决克服它的办法，一定要依靠在生产实践第一线上的工人师傅们。








图 4-31 良好的特性曲线

## 4-5 晶体管的电流特性




在设计和制造半导体集成电路时，它里面的各个元件的尺寸，总是希望尽可能地小些，这样可以缩小整个电路的面积，在同一块硅片上制造更多数量的电路，而且成品率也可以更高些。但是元件的尺寸不能做得太小，这一方面是受到工艺水平的限制，因为尺寸太小了，光刻的精度无法保证它的尺寸的精确性，而另一方面，元件的尺寸又受到它的电流、功率的限制，不能做得太小。如晶体管有一个参数叫做集电极最大电流  $I_{CM}$ ，它代表晶体管工作时所能允许的最大集电极电流，这个参数是由晶体管的发射区面积和发射区周长决定的。在 5G701 集成电路中有两个晶体管，其中一个是输出晶体管要求有比较大的  $I_{CM}$ ，所以它的发射区面积和周长都做得比较大。那末为什么晶体管的最大集电极电流同发射区面积和周长有关呢？下面我们分别来说明。

表 4-2 一些不修理

图 形	特 点	有 什 么 坏 处
	【小注入时 $\beta$ 很小】 $I_b$ 比较小的几根线靠得很近，甚至并在一起，使得在小注入时 $\beta$ 很小，放大作用很差。	在小电流工作时放大作用小，讯号失真。
	【特性曲线倾斜】 并不是漏电，因为零注入线 ( $I_b=0$ ) 是平的。随注入增大倾斜也较厉害。一般还伴随着 $\beta$ 大和击穿低的特征。	输出阻抗降低。对电讯号放大的线性作用较差，容易失真。 $\beta$ 太大，晶体管工作稳定性也较差。击穿电压低也是不希望有的。
	【漏电流很大】 零注入线也是倾斜的。	漏电流超过了额定值就成废品。
	【沟道漏电】	废品。

## 怨的晶体管特性曲线

可能的原因	改进办法
<p>发射结势垒复合作用和表面复合作用强，使得在小注入时一部分载流子在发射结势垒区和表面复合掉了，因而 <math>\beta</math> 很小。只有当注入比较大时，<math>\beta</math> 才比较大。发射结势垒复合作用强可能是由于发射结势垒区有比较多的复合中心杂质（如金、铜、镍等）所引起的。表面复合作用则往往是表面处理不好所引起。电极接触的合金化未做好，也会使小注入时 <math>\beta</math> 很小。另外，<math>e\beta</math> 结的反向是软特性时，常出现这种图形。</p>	<p>在发射区磷扩散时，注意清洁工作，防止铜、镍等复合中心杂质扩散进去。在制造开关晶体管时，适当控制金扩散的温度、时间，使复合中心金的浓度不致太大，有可能改善。另外，注意清洁工作，防止表面的沾污也很重要。</p>
<p>基区太薄，有显著的基区调变效应。因为 <math>V_{ce}</math> 的增加使集电结势垒区扩展，有效基区宽度 <math>W</math> 减小，<math>W</math> 减小就使 <math>\beta</math> 增大，因而在同样的 <math>I_o</math> 条件下，集电极电流 <math>I_o</math> 就随 <math>V_{ce}</math> 增大而上升。这种情况在基区比较窄时特别显著。如果发现特性曲线倾斜，<math>\beta</math> 又很大，击穿电压又不高，那就说明基区太薄了。基区太薄往往是由于磷扩散掌握不好，扩散深度太大所引起。</p>	<p>适当降低发射区磷扩散的温度，或缩短时间，使基区宽度不要太小。</p>
<p>引起漏电流大的可能原因很多，有材料的问题，工艺问题和清洁问题等。例如外延层的质量不好，均匀性差，位错、层错等缺陷太多，容易引起集电结漏电，又如基区扩散时薄层电阻太高，就很容易产生漏电。表面沾污更是引起漏电流大的直接原因。</p>	<p>成批管子漏电流大往往是清洁工作不良引起的，所以除了严格操作工艺外，特别要注意工艺卫生与环境卫生。</p>
<p>引起沟道的原因可以参阅 4-4-3 节。有时在光刻引线孔以后测量管子特性没有发现沟道效应，但在蒸铝和反刻、合金化以后，却发现有沟道效应，这可能是蒸铝以前，硅片表面的清洁处理不好，引起氧化层沾污。可以把铝层腐蚀掉，重新处理后，再蒸电极，就能得到改善。</p>	<p>主要是防止硅片表面的沾污，另外基区扩散的薄层电阻不能太高，否则也容易引起表面反型，产生沟道。</p>

图 形	特 点	有 什 么 坏 处
	<b>【管道型击穿】</b>	实际上管道型击穿也是一种低击穿，使得管子的使用电压大大降低。
	<b>【饱和压降大】</b> 特性曲线的上升部分不陡。	晶体管做开关应用时，要求饱和压降小，即上升部分很陡。如果饱和压降太大，就不合格了。
	特性曲线的起始部分明显地分散开。	
	特性曲线的起始部分有明显的弯曲。	这种管子的饱和压降也是大的，并且在 $V_{ce}$ 较小时工作，线性不好。
	<b>【二次击穿现象】</b> 在反向击穿以后，集电极电压下降到一个低电压，并且有很大的集电极电流。	二次击穿很容易引起管子的损坏，特别是大功率管，出现左图的特性后立刻就烧损了。为了防止二次击穿，管子的容许使用电压就大大降低了。所以二次击穿是大功率管制造和使用中的严重问题。

(续表)

可能的原因	改进办法
管道型击穿是一种局部击穿作用，它可能是由于局部位错、层错、破坏点或光刻小岛等因素所引起。详细的分析可参见第五章5-7节。	见5-7节。
饱和压降大说明有较大的集电极串联电阻，可能的原因很多，例如：(1)引线孔的氧化层未刻干净；(2)蒸铝后合金化不好；(3)隐埋扩散的薄层电阻太高；(4)外延集电区的电阻率太高，外延层太厚；(5)如果是单管，还可能是由于外延片中出现夹层或高阻区，管芯与底座烧结时接触不好等。	找出原因，对症下药，从工艺上加以改进。
不明。出现这种图形的机会是不多的。	
二次击穿往往是一种局部击穿作用，引起局部点的大量发热而损坏。实践经验发现，做大功率管时，如果外延层太薄或电阻率太高，很容易发生二次击穿。	对材料的均匀性及质量要加以改进，同时外延层不可太薄，电阻率不可太高。

#### 4-5-1 大电流密度时 $\beta$ 下降

晶体管作放大应用必须具有一定的电流放大系数  $\beta$ , 而  $\beta$  是随着晶体管的集电极电流  $I_c$  变化的。图 4-32 是一种 3DG27 型晶体管的  $h_{FE}$  (直流  $\beta$ ) 随  $I_c$  变化的典型曲线。在集电极电流  $I_c$  比较小时,  $h_{FE}$  是随着  $I_c$  的增大而逐渐上升的, 在  $I_c$  达到 100 毫安左右时,  $h_{FE}$  达到一个最大值, 而当电流再继续增加,  $h_{FE}$  的数值就很快下降了, 当电流达到 400 毫安时,  $h_{FE}$  就降低到最大值的一半了。一般就规定  $h_{FE}$  降低到它最大值的一半时的电流作为集电极最大电流  $I_{CM}$ 。




图 4-32 晶体管的电流放大系数随集电极电流的变化

大电流时  $\beta$  下降的特性有时可以在晶体管特性图示仪上看到, 如果把注入电流  $I_b$  加得比较大, 就可以看到它的共发射极特

性曲线如图 4-33 所示, 愈到上面, 曲线的间隔就愈小, 这就表示  $\beta$  下降了。




图 4-33 从特性曲线中观察大电流时  $\beta$  下降的现象

大电流时,  $\beta$  为什么要下降呢? 在 4-3 节中分析过, 电流放大系数  $\beta$  决定于发射效率  $\gamma$  和基区输运系数  $\eta$ , 一般在电流不太大的情况下, 发射效率  $\gamma$  是很接近于 1 的, 主要矛盾是  $\eta$ , 就是基区输运和复合之间的矛盾。但是到了大电流的情况下, 矛盾就转化了, 这时发射效率会随着电流的增大而减小, 因而对电流放大系数起了决定性的影响。

为什么电流增大时发射效率会降低呢？因为发射效率  $\gamma$  是发射结注入的电子电流和总的发射极电流之比，它可以表示成下面的式子：

$$\gamma = \frac{I_{ne}}{I_e} = \frac{1}{1 + \frac{\rho_e}{\rho_b} \frac{W}{L_p}} \quad (4-22)$$

在小注入时，发射区的电阻率  $\rho_e$  比基区电阻率  $\rho_b$  小得多，所以  $\gamma$  很接近于 1。但是大注入时就不同了，发射区向基区注入了大量的电子，这些电子不是一下子都跑到集电区去，而要在基区中有一部分积累，于是在基区就多出了一部分负电荷。为了保持电中性，就必须由外电路向基区注入同样多的正电荷（空穴），使得空穴的正电荷同电子的负电荷相抵消。在图 4-34 中画出了基区中的注入电子和注入空穴达成电中性的过程，图中的三角形就代表了发射区注入过来的电子  $\Delta n$  和外电路注入进来的空穴  $\Delta p$ ， $\Delta n$  和  $\Delta p$  在数量上是相等的。

在小注入的情形， $\Delta n$  和  $\Delta p$  都很小，所以它们对基区电阻率  $\rho_b$  的影响很小，可以略去。但在大注入时， $\Delta n$  很大，因而增加了大量的空穴  $\Delta p$ ，如果  $\Delta p$  可以和原来的多数载流子空穴浓度相比，这时基区电阻率  $\rho_b$  就会降低， $\frac{\rho_e}{\rho_b}$  就增大，因而  $\gamma$  就减小了。从它的物理过程来理解，那就是发射区向基区注入的电子很多，引起  $p$  区有大量的附加空穴注入， $p$  区总的空穴浓度增加，因而使  $p$  区向  $n$  区注入的空穴流也增大，这样电子电流在总的发射极电流中所占的比重变小，就会导致  $\gamma$  的下降。

因此，为了保持  $\gamma$  不致下降，晶体管单位面积的发射极电流（即发射极电流密度）不能太大，对于一定的发射极面积，发射极电流有一个最大允许值，而集电极电流和发射极电流很接近，所以




图 4-34 基区中电子和空穴的积累

这个发射极电流的最大允许值差不多就是集电极最大电流  $I_{CM}$ 。

用什么办法来提高集电极电流  $I_{CM}$  呢？有几种办法：(1)减小基区电阻率，也就是提高基区杂质浓度。因为这样一来，基区的平衡空穴浓度比较大，那末即使注入比较大， $\Delta p$  也还不至于超过它， $\gamma$  就不容易下降。在制造工艺上，就应当使硼扩散的表面浓度大一些，相应地磷扩散的表面浓度也要提高，保持  $\frac{\rho_p}{\rho_b}$  不减小。基区杂质浓度大些，还有一个好处是可以减小基极电阻  $r_b$ ，这在下面还会讲到。(2)减小基区宽度  $W$ ，因为在相同的发射极电流时， $W$  愈小，基区积累的电子数目也愈少。(3)增大发射极面积，因为同样大小的发射极电流，如果面积大了，那末电流密度就小，对  $\gamma$  的影响就小。但是前面两种办法都是有限度的，基区宽度  $W$  不能太小，而杂质浓度也受到溶解度的限制，磷扩散的表面浓度最高只有  $10^{21}/\text{厘米}^3$ ，所以硼扩散的表面浓度只能在  $10^{18}\sim 10^{19}/\text{厘米}^3$  左右。要提高  $I_{CM}$ ，最主要的是靠第三种办法。

#### 4-5-2 基极电阻的自偏压效应

增大发射极面积可以提高晶体管的工作电流，这个结论并不永远是对的，对于小功率晶体管来说，发射极面积增加一倍，发射极电流也相应地可以提高几乎一倍（保持电流放大系数不变），因为这时发射极电流密度没有增加。但是对中等以上功率的晶体管，单靠增大发射极面积来提高发射极电流是不行的。譬如发射极面积增大一倍，发射极电流却不能增加一倍，有时甚至增加很少。这是什么道理呢？这是晶体管的基极电阻在作怪，它产生了一个叫做

基极电阻自偏压效应，引起了发射极电流密度的不均匀。




图 4-35 晶体管基极电阻的来源  
是横向的，就是沿着平行于结的平面流动，而基区的宽度很小，只

这是怎么回事呢？图 4-35 画出了  $n-p-n$  平面管的基极电流的流动情况，在基区中电流的流动是横向的，就是沿着平行于结的平面流动，而基区的宽度很小，只

有一微米左右，所以基区材料的电阻（一般用  $r_b$  来表示）是不能忽略的。 $r_b$  实际上是一个平均电阻，因为基区的各部分电阻率是不均匀的，而且电流从基极到发射区边缘距离短些，电阻也小些，到发射区中央部分距离长些，电阻则大些。当基极电流流过时，因为有电阻，就要产生一定的电压降，而在发射区的各部分，电压降落就不同，边缘部分电流流过距离短，电阻小，所以电压降落少些，中央部分则降落多些。这样边缘部分的电压比中央部分来得高，其结果是在发射结的边缘注入电流比较大，而在中央部分注入电流比较小，于是整个发射结的电流密度就不均匀了，随着发射极面积的增大，这种发射极电流的不均匀现象更为严重。这种影响称为基极电阻自偏压效应。

基极电阻自偏压效应使发射区面积不能充分利用。在发射区面积比较小时，基极电阻自偏压效应这个矛盾不是很突出的，但当发射区面积增大到一定大小时，仅仅在电极的边缘附近有发射极电流，而电极的中央区域电流很小，甚至没有电流。这时即使总的发射极电流不大，但集中在边缘，边缘部分的电流密度很大，会引起  $\gamma$  下降。所以在这种情况下，基极电阻自偏压效应成为主要矛盾，最大允许电流不再由发射区面积决定，而是由发射区周长所决定。周长愈大，允许通过发射极的电流也愈大，晶体管的集电极最大电流  $I_{cm}$  也愈大。

目前硅平面管单位发射区周长所允许通过的集电极电流（或发射极电流）有如下的参考数据：作放大或振荡用的晶体管，要求  $\beta$  的均匀性好些，单位周长允许的电流约为 0.04~0.16 毫安/微米；开关用晶体管对  $\beta$  的均匀性要求不高，单位周长允许通过的电流可以大些，例如不超过 0.4 毫安/微米。具体选取时最好根据实践来定。

为了增大发射区的周长，在电极形状的设计上，采取了各种各样的图形，如条状、梳状、王字形、覆盖形等等。现在我们举一个梳状结构的例子。3DK4 型中功率开关晶体管的发射区是五条长条形，通过铝电极把它们连接起来，如图 4-36(b)，发射极是梳状五




图 4-36 3DK4 晶体管的梳状电极

条，基极则是梳状六条。这样发射区的周长比较大，在图 4-36(a)中的发射区，每一条长 150 微米，宽 30 微米，因此发射区有效长度是 1500 微米。这个管子的额定最大电流  $I_{CM}$  是 600 毫安，因此设计值很接近于 0.4 毫安/微米。

在半导体集成电路中，晶体管的尺寸应该做多大？这一方面取决于工艺水平（光刻精度），另一方面也要根据额定电流的大小来设计。例如 5G103 集成电路是一种推动器，它的输出晶体管电流比较大，过去设计的版子不够合理，电路的尺寸做得比较大，因而成品率很低，生产上不去。后来在工人阶级领导下，充分发动群众，

开展了革命大批判，并对原有的电路版设计进行了改革。在旧版子中，输出晶体管的发射区是长条形的，宽 60 微米，长 205 微米，总的发射区周长是 530 微米，即使按照 0.16 毫安/微米的标准，也可以流 85 毫安，而它的正常工作电流是 30 毫安。发射区面积这么大，相应的基区、集电区的面积也大了，不仅输出管如此，其它元件也类似。改版时，缩小了图形尺寸，输出管的发射区尺寸缩小到 35 微米  $\times$  190 微米，面积几乎只有原来的一半，而发射区周长减少不多，变成 450 微米，对于 30 毫安工作电流还是足够的。电路中还作了一些别的改进，整个尺寸缩小了很多，加上各道工序的密切配合，认真操作，新版子的成品率提高了好几倍，保证了这种电路的生产上去，并积累了电路版子设计和革新方面的初步经验。

## 毛 主 席 语 录

一个正确的认识，往往需要经过由物质到精神，由精神到物质，即由实践到认识，由认识到实践这样多次的反复，才能够完成。这就是马克思主义的认识论，就是辩证唯物论的认识论。

## 第五章 氧化扩散工艺

氧化扩散是制造集成电路的主要工艺。扩散就是在高温下将杂质原子掺入硅片表面层。根据实际需要选定适当的杂质，就可制成隔离  $p-n$  结、 $n-p-n$  晶体管、 $p-n$  结二极管、扩散电阻等，因此集成电路的基本结构是通过扩散来完成的。氧化就是使硅片表面生成一层氧化层 ( $\text{SiO}_2$ )。利用氧化层在一定条件下对杂质扩散的掩蔽作用，就可以通过光刻方法，在需要扩散杂质的部位，将氧化层去除，杂质就根据光刻的图形扩散，达到了定域扩散的目的。氧化层的另一作用是对集成电路的表面起保护作用，使性能保持稳定。

遵照伟大领袖毛主席的教导：“通过实践而发现真理，又通过实践而证实真理和发展真理。从感性认识而能动地发展到理性认识，又从理性认识而能动地指导革命实践，改造主观世界和客观世界。”我们在学习氧化扩散工艺时，首先应该结合生产实践，熟悉氧化扩散的工艺过程，以便对氧化扩散有一个感性的认识。在感性认识的基础上，讲述扩散原理和氧化原理，以及一般的氧化扩散方法和鉴定方法。这样就能对氧化扩散有更深刻的了解，使感性认识提高到理性认识。最后用扩散原理和实践经验来分析扩散和氧化工艺中存在的问题及其解决办法。

## 5-1 一个典型集成电路的氧化扩散工艺流程

我们在第一章中已经叙述过用  $p-n$  结隔离的集成电路的工艺流程，其中属于氧化扩散工艺的有预氧化(隐埋氧化)、隐埋扩散、隔离氧化、隔离扩散、基区氧化(也称一次氧化，并同时进行金扩散)、基区扩散(同时发射区氧化，或称二次氧化)、发射区扩散、三次氧化(或称引线孔氧化)等八道工序，我们在下面分别加以说明。

### 5-1-1 预氧化(隐埋氧化)

预氧化的目的是为隐埋扩散时对扩散杂质起掩蔽作用，其工艺如下：原材料用  $p$  型硅片，电阻率为 8~13 欧姆·厘米，经过研磨抛光，表面平整光亮，无黑点和划痕，就可以去做预氧化。

#### 1. 硅片氧化前的清洁处理

- (1) 先将硅片用丙酮或四氯化碳擦洗以去除油污(如果先在浓硫酸中煮，再用丙酮擦洗效果更好)。
- (2) 将浓硫酸煮到冒烟，然后将硅片放入煮 10 分钟，一共煮二次。
- (3) 用热去离子水冲洗 10~20 分钟。
- (4) 将硅片存放在盖有滤纸的烧杯中，放在电炉上将硅片烘干。

2. 氧化装置 如图 5-1 所示，其中流量计用以测定氧气流量的大小；滤球是过滤氧气中的微粒杂质；湿氧发生器是一只存水的




图 5-1 氧化装置

玻璃瓶(由电炉加热),氧气通过该瓶带了一部分水蒸汽成为湿氧,如果通干氧就不需要经过湿氧发生器,通干氧或通湿氧由图中的玻璃活塞来调节;铂铑热电偶用来测量氧化温度。

3. 氧化条件 先用湿氧( $O_2 + H_2O$ )氧化,氧气流量500毫升/分,水温95°C,氧化温度为1180°C,时间为2~3小时,然后通干氧(在同样温度和流量下)氧化10~20分钟。

#### 4. 氧化层质量要求

- (1) 显微镜下观察要求氧化层均匀,无斑点、发花等现象;
- (2) 测量氧化层厚度约1.2微米(即6条干涉条纹)。

### 5-1-2 隐埋扩散

隐埋扩散的目的是在集成电路中n-p-n晶体管的集电区下面扩散一层n<sup>+</sup>层,一般称为隐埋层,其工艺如下:

1. 清洁处理 扩散前硅片的清洁处理和预氧化的清洁处理工艺相同。

2. 扩散装置 如图5-2所示,流量计是测量氮气流量的大小;纯化系统用5Å分子筛或液氮冷阱,其作用是去除氮气中的水汽,如果用纯度为99.99%的氮气,就不需要纯化系统(本章中下面用氮气的地方也是相同要求);滤球的作用是过滤氮气中的微粒杂质;铂铑热电偶用来测量扩散炉的温度。




图5-2 箱法扩散装置

3. 扩散条件 用箱法扩散,扩散源为二氧化硅(SiO<sub>2</sub>)和三氧化二锑(Sb<sub>2</sub>O<sub>3</sub>)的混合物,其比例为SiO<sub>2</sub>:Sb<sub>2</sub>O<sub>3</sub>=5:1左右。每天扩散前先在1230°C下脱水20分钟。源的量要放得恰当,而且每

次扩散后要加些新源，每天要全部调换一次新源，否则薄层电阻就要升高。扩散时以氮气作为保护气体，流量约 500~700 毫升/分，扩散温度为 1230°C，扩散时间约 2 小时。如果隐埋图形太淡，最后通 5 分钟干氧，可改善图形清晰度。

#### 4. 隐埋扩散层质量要求

- (1) 薄层电阻  $R_s$  小于 20 欧姆/方。隐埋扩散时要有备片，并用备片测量  $R_s$  的数值。
- (2) 表面无严重氧化及合金点。

### 5-1-3 隔离氧化

隔离氧化的目的是为隔离扩散时对扩散杂质起掩蔽作用。它是外延后第一道工序，因此要求外延片表面良好，无破坏点和划痕等。隔离氧化的工艺如下：

1. 清洁处理 氧化前硅片的清洁处理和预氧化的清洁处理相同。
2. 氧化装置 如图 5-1 所示(和预氧化相同)。
3. 氧化条件 先用湿氧氧化，氧化温度为 1180°C，氧化时间约 2.5 小时，水温 95°C，氧气流量 500 毫升/分。再在同样温度下用干氧氧化 20 分钟。

#### 4. 氧化层质量要求

- (1) 氧化层颜色均匀，无斑点、发花等现象。
- (2) 氧化层厚度约 1 微米(即 5 条干涉条纹)。

### 5-1-4 隔离扩散

隔离扩散的目的是利用杂质硼通过光刻好的隔离槽扩透外延层，使得被隔离的区域( $n$  区)四周全部被  $p$  区包围，因此各个隔离岛之间就被  $p-n$  结隔离开来了。隔离扩散工艺如下：

1. 清洁处理 扩散前硅片的清洁处理和预氧化的清洁处理相同。
2. 扩散装置 隔离扩散一般采用液态源扩散。液态源扩散

的装置如图 5-3 所示。源用液态硼酸三甲脂 [ $B(CH_3O)_3$ ]，由氮气（小氮）通过源瓶携带源蒸气进入扩散炉；另一股氮气（大氮）直接通入扩散炉；其他装置，如纯化系统，滤球，流量计，铂铑热电偶等均和箱法扩散装置相同。




图 5-3 液态源扩散装置

3. 扩散条件 扩散源用特纯的硼酸三甲脂，源温为  $0^{\circ}\text{C}$ ，每天扩散前先在  $1050^{\circ}\text{C}$  下通源 30 分钟，使石英管含硼量饱和。

扩散分预淀积和再分布二步：

(1) 预淀积：是通源扩散，小氮的流量为 15~30 毫升/分，大氮流量为 800~1000 毫升/分，扩散温度为  $1050^{\circ}\text{C}$ ，时间约 30 分钟。预淀积后，将硅片放在氢氟酸溶液 ( $\text{HF}:\text{H}_2\text{O}=1:1$ ) 中浸泡几秒钟去除表面的硼硅玻璃。

(2) 再分布：在预淀积基础上放在另一只扩散炉内扩散，通氮气或干氧，流量约 500~600 毫升，时间约 2.5~3 小时，扩散温度为  $1180\sim 1200^{\circ}\text{C}$ 。

#### 4. 扩散层质量要求

- (1) 表面无合金点产生。
- (2) 隔离扩散层和衬底相通，即达到隔离目的。
- (3) 隔离结击穿电压大于 60 伏，最好是硬击穿。

#### 5-1-5 基区氧化(亦称一次氧化，并同时金扩散)

基区氧化的目的是为扩散基区及电阻时对杂质起掩蔽作用。

金扩散的主要目的是减少集电区少数载流子寿命，以提高开关速度。

隔离扩散后，先用氢氟酸去除氧化层，然后背面蒸金，再进行基区氧化，其工艺如下：

1. 氧化装置 如图 5-1 所示。

2. 氧化条件 先用湿氧氧化，氧气流量约 500 毫升/分，氧化温度为 1180°C，水温为 95°C，氧化时间 1 小时。然后再用干氧氧化 20 分钟，氧气流量 500 毫升/分，氧化温度为 1180°C（不一定要 1180°C，放在炉口亦可）。

3. 氧化层质量要求

(1) 氧化层颜色均匀、致密，无斑痕、发花等现象。

(2) 氧化层厚度为 0.5~0.6 微米（即 2.5~3 条干涉条纹）。

有时，金扩散也可放在基区扩散后进行，扩散温度为 1050°C，时间 1 小时，以氮气作保护气体。

#### 5-1-6 基区扩散(同时二次氧化)

基区扩散的目的是形成晶体管的基区和扩散电阻，其工艺如下：

1. 清洁处理 扩散前硅片清洁处理和预氧化前清洁处理相同。

2. 扩散装置 如图 5-3 所示。

3. 扩散条件 一般用液态源扩散，扩散源为特纯的硼酸三甲脂，源温为 0°C，每天扩散前先在 930°C 下通源 30 分钟，使石英管含硼量饱和。

扩散过程分二步：

(1) 预淀积：以氮气作携带气体，小氮的流量为 20~40 毫升/分，大氮流量为 800 毫升/分，预淀积温度为 920~950°C，时间为 20 分钟。基区预淀积后，将硅片放在氢氟酸溶液 (HF:H<sub>2</sub>O = 1:1) 中浸泡 1~2 秒去除硼硅玻璃。

(2) 再分布(同时二次氧化)：不用源，在预淀积基础上扩散，

并同时使表面氧化，因此再分布是在如图 5-1 的氧化炉中进行，先通干氧 7 分钟左右，再通湿氧 30 分钟左右，氧气流量约为 500 毫升/分，再分布温度为 1180°C。湿氧氧化后，再通干氧 20 分钟（总时间 1 小时）。

#### 4. 扩散层质量要求

- (1) 预淀积后薄层电阻  $R_s$  为 40~70 欧姆/方，再分布后  $R_s$  约为 150 欧姆/方。如果预淀积后  $R_s$  偏大，适当增加开始通干氧时间（总时间不变）， $R_s$  偏小，则适当减少通干氧时间（总时间不变）。
- (2) 表面无合金点。
- (3) 再分布后氧化层厚度约 0.5 微米（2.5 条干涉条纹）。
- (4) 结深为 2.5~3 微米。
- (5) 基区集电区击穿电压不小于 20 伏。

### 5-1-7 发射区扩散

发射区扩散的目的是形成晶体管中的发射区，以及在集电区中电极引出部分形成一  $n^+$  层，以保证电极的欧姆接触。发射区扩散一般用液态源扩散，其工艺如下：

1. 清洁处理 扩散前硅片清洁处理和预氧化清洁处理相同。
2. 扩散装置 如图 5-3 所示，将图 5-3 中的大氮改为氧气，源改为三氯氧磷 ( $\text{POCl}_3$ )。
3. 扩散条件 用氮气通过源瓶鼓泡，流量为 20~60 毫升/分，源温 0°C。氧流量约 40 毫升/分，扩散温度 1050°C 左右，扩散时间 20 分钟左右，具体的温度和时间由试验决定。先用备片试验，一般电流放大系数  $\beta$  达到 20 以上，即可根据这条件正式扩散。试片时如果  $\beta$  太小，则增加扩散时间或温度。

### 5-1-8 三次氧化（引线孔氧化）

三次氧化的目的是蒸发铝引线层时，保证引线孔以外的部分和下面的硅绝缘，避免集成电路内部短路。发射区扩散后，立即进行三次氧化，其工艺如下：

1. 氧化装置 如图 5-1 所示。
2. 氧化条件 先用干氧氧化 5 分钟，再用湿氧氧化 10~15 分钟（视  $\beta$  而定），最后用干氧氧化 10 分钟，氧化温度约 950°C，水温 95°C，氧气流量 1000 毫升/分。
3. 质量要求
  - (1)  $BV_{ceo}$  大于 6 伏， $BV_{ao}$  大于 30 伏， $BV_{eo}$  约 6~9 伏， $\beta$  在 20~50 左右。
  - (2) 三次氧化的氧化层厚度不小于 0.1 微米（不少于半条干涉条纹）。

## 5-2 扩 散 原 理

在上节中我们已经了解了集成电路中的扩散工艺过程，有了些感性的认识。究竟这些杂质（如磷、硼、锑、金等）怎么会在高温下进入硅中去呢？我们通过什么方式来控制杂质进入硅中的深度和浓度以满足集成电路的需要呢？毛主席教导我们：“感觉到了的东西，我们不能立刻理解它，只有理解了的东西才更深刻地感觉它。感觉只解决现象问题，理论才解决本质问题。”为了更深刻的理解扩散工艺的本质，我们就来讨论杂质扩散的原理，从而了解扩散深度和杂质浓度受哪些因素的影响，以及如何更好的控制扩散过程。

### 5-2-1 杂质的扩散，扩散系数，扩散层中杂质的分布

扩散这个现象在日常生活中也可以碰到，例如在一杯清水中轻轻滴入一滴红墨水，如果我们仔细观察，就可以看到这样的现象：①随着时间的增加，红的颜色就不断往下移动；②原来滴红墨水处的颜色就会逐渐变淡；③总是上面的颜色较红，下面的颜色较淡。这些现象告诉我们，红墨水的分子随着时间增加，不断向下运动，这就叫做扩散现象。当硅片在高温下，四周被杂质蒸气所包围，则杂质也可以向硅内扩散，当然它的扩散速度远没有象红墨水在水中扩散那样快，而且肉眼也看不到，但扩散的本质是相同的。

根据以上所述，我们可以体会到扩散的基本条件是杂质的浓

度差别，杂质总是要从浓度大的地方向浓度小的地方扩散，浓度差别越大，扩散愈容易进行。我们给浓度差别的大小下一个科学的定义，叫做浓度梯度，它代表单位距离内浓度的变化。因此，浓度梯度越大，扩散进行得越快。但是扩散的快慢不仅仅同浓度梯度




图 5-4 各种杂质在硅中的扩散系数

有关，而且还同扩散的杂质和扩散的温度有关。例如硼在硅中的扩散和锑在硅中的扩散快慢就不一样，即使同样是硼扩散，扩散温度愈高，扩散就愈快。我们用一个量，来定量地反映杂质在硅中扩散的快慢，叫做扩散系数  $D$ ， $D$  大就代表扩散得快。各种杂质的扩散系数是不同的，并且还同扩散温度有关。 $D$  的单位是厘米<sup>2</sup>/秒。图 5-4 列出了硼、磷、锑、金、铁、铜……等各种杂质在硅中的扩散系数随温度变化的规律。

从图中我们可以看到有一类杂质（如金、铁、铜等）的扩散系数较大，一般称为快扩散杂质；另一类杂质（如硼、磷、锑……等）的扩散系数较小，一般称为慢扩散杂质。慢扩散杂质正是制造集成电路用的主要杂质。另外从图中也可以看到扩散系数  $D$  随温度的变化非常迅速，一般温度增加  $10^{\circ}\text{C}$ ， $D$  就要增加一倍左右。扩散系数在扩散工艺中是一个很重要的参数，在下面我们就可以看到它对扩散杂质进入硅中的深度起决定性的影响。

从上面的讨论知道，在杂质扩散的过程中总是有浓度梯度存

在，因此杂质在扩散层内具有一定分布形式。图 5-5 表示出了这种分布的情形。原始材料是  $n$  型硅，杂质浓度为  $N_0$ ，经过硼扩散后，表面一层由于硼的浓度较高变成  $p$  型，在  $p$  型层中硼原子的分布并不是均匀的，而是表面处较浓，从表面往里杂质浓度就逐渐减小，表面处的浓度称为表面浓度  $N_s$ 。硼浓度减小到和原始硅片中的  $n$  型杂质浓度相等的地方，就是  $p-n$  结交界的地方，即图 5-5 中的  $x_j$  处。 $x_j$  就是结的深度。




图 5-5 扩散  $p-n$  结的杂质分布  
度，一般亦称为扩散深度。

在集成电路的扩散工艺中，对扩散层的表面浓度和扩散深度

都有一定的要求。下面就讨论如何控制这些参数。

### 5-2-2 扩 散 深 度

杂质在硅内的扩散深度究竟受哪些因素的影响呢？从上面的讨论我们知道，扩散系数愈大，扩散就愈快，因而在一定的时间内扩散的深度也就愈大；另一方面，时间愈长，扩散深度也愈大。但是扩散深度并不是同扩散系数与扩散时间的乘积( $Dt$ )成正比的，这是为什么呢？从图5-6中我们可以看到，随着扩散深度的增加，浓度梯度在减少，因而扩散速度在减慢。由理论分析可以得到，扩散深度 $x_f$ 是同 $\sqrt{Dt}$ 成正比的，也就是扩散时间或扩散系数增大为原来的四倍，扩散深度只增加一倍。

另外，在相同扩散系数和相同扩散时间下，表面浓度和原始硅片杂质浓度对扩散深度也有影响。在图5-7中我们可以看到，如果原始杂质浓度 $N_0$ 愈小，或表面浓度 $N_s$ 愈高，即 $N_s/N_0$ 愈大，则




图5-6 扩散深度增大，浓度梯度要减小




图5-7  $N_0$ 、 $N_s$ 对 $x_f$ 的影响

$x_i$  也愈大。不过，这个因素对  $x_i$  的影响比起扩散系数和扩散时间来，不是主要的，一般  $N_s/N_0$  在  $10^3 \sim 10^5$  范围内时，扩散深度可以用下列公式计算：

$$x_i \approx 5.4 \sqrt{Dt} \quad (5-1)$$

如果  $N_s/N_0$  小于  $10^3$ ，用(5-1)式计算的结果要比实际偏大一些。

下面举基区扩散的例子来计算扩散深度。基区硼扩散的条件是温度  $1180^\circ\text{C}$  扩散 1 小时，由图 5-4 中查得硼在  $1180^\circ\text{C}$  时的扩散系数  $D = 7 \times 10^{-13}$  厘米 $^2/\text{秒}$ ， $t = 1$  (小时) = 3600 (秒)。根据(5-1)式计算得到：

$$x_i \approx 5.4 \sqrt{7 \times 10^{-13} \times 3600} = 2.7 \times 10^{-4} (\text{厘米}) = 2.7 (\text{微米})$$

正好能满足扩散深度为  $2.5 \sim 3.0$  微米的工艺要求。

扩散深度是很重要的工艺参数，它主要是由扩散时间和扩散温度(它决定了扩散系数)来控制的。毛主席教导我们：“不能把过程中所有的矛盾平均看待，必须把它们区别为主要的和次要的两类，着重于捉住主要的矛盾”。影响扩散深度的两个因素——扩散温度和扩散时间中，哪一个是主要矛盾呢？先看扩散时间的影响。在基区扩散中，扩散时间是 60 分钟，如果有  $10\%$  的误差，即  $\pm 6$  分钟，那末由于扩散深度同  $\sqrt{t}$  成正比，因此引起扩散深度的误差仅为  $5\%$ ，即  $\pm 0.14$  微米，一般扩散时间是很容易控制到误差 1 分钟以下的，因此实际可能引起的扩散深度的误差比 0.14 微米还要小得多。再看一下扩散温度的影响。 $1180^\circ\text{C}$  进行硼扩散，如果温度误差仅为  $\pm 1^\circ\text{C}$ ，则扩散系数的误差达  $\pm 10\%$ ，因此引起扩散深度的误差为  $\pm 5\%$ ，即  $\pm 0.14$  微米。从上面的数据可看出扩散温度的误差对扩散深度的影响是工艺中的主要矛盾，因此在操作中要特别注意温度的控制，不可粗心大意。

### 5-2-3 表面浓度的控制——两种表面源的扩散

隔离扩散和基区扩散都要分为预淀积和再分布二步，为什么要这样做呢？这是为了达到一定表面浓度和扩散深度所采用的两种不同表面源的扩散。




图 5-8 杂质在硅中的溶解度

1. 恒定表面浓度扩散 隔离区和基区硼扩散的预淀积, 发射区磷扩散和隐埋层锑扩散都属于这种情况。在扩散过程中杂质不断从外面进入硅表面, 而且能充分供应, 因而硅表面处的杂质浓度始终保持一定, 由杂质在硅中的溶解度决定, 所以称它为恒定表面浓度扩散。所谓溶解度就是硅内某种杂质在一定温度下的最大含量, 如一杯水中溶解糖有一定的数量(水的温度一定), 糖再加进去就不再溶解而沉淀在杯底, 因此溶解度就是水内最大含糖量的数值。当然温度升高, 糖在水中的溶解度会增加。硅中各种杂质的溶解度也是如此。图 5-8 所表示的是一些常用扩散杂质在硅中的溶解度和温度的关系。

一般在箱法扩散和液态源扩散中的表面浓度基本上就是该杂质在硅中的溶解度, 因此只要根据扩散温度即可知道表面浓度, 例如发射区磷扩散的温度是  $1050^{\circ}\text{C}$ , 则由图 5-8 得到磷扩散的表面浓度约为  $10^{21}/\text{厘米}^3$ 。

经过恒定表面浓度扩散后, 进入硅片单位面积杂质总量  $Q$  可以由下列的理论公式得到:

$$Q = 2 N_s \sqrt{\frac{Dt}{\pi}} \quad (5-2)$$

其中  $N_s$  为表面浓度,  $t$  为扩散时间,  $Q$  是同表面浓度  $N_s$  以及扩散深度  $x_i$  ( $= 5.4\sqrt{Dt}$ ) 成正比的, 这从图 5-9 也可以看出。




图 5-9 扩散杂质总量  $Q$  和  $N_s$  及  $x_i$  的关系

恒定表面浓度扩散可以控制进入硅片的杂质总量, 但是它不能获得任意控制的表面浓度。因为从 5-1 节的具体工艺过程中, 我们知道扩散温度大致在  $900\sim 1200^{\circ}\text{C}$  的范围内, 而从图 5-8 的曲线可以看到硼、磷、锑等在该温度范围内溶解度变化不大, 例如硼的溶解度总是在  $5\times 10^{20}/\text{厘米}^3$  左右, 因此按恒定表面浓度的扩散方法, 硼的表面浓度也总是在  $5\times 10^{20}/\text{厘米}^3$

左右，而晶体管要求基区扩散的表面浓度在  $10^{18}/\text{厘米}^3$  左右，若采用恒定表面浓度的硼扩散就不能满足这个要求。如何解决这个问题呢？我们下面来讨论。

2. 限定源的扩散 限定源的扩散是扩散的杂质总量在扩散过程中不变，所以随着扩散深度的增加，表面浓度就不断下降，这种扩散过程既能控制表面浓度又能控制扩散深度。

基区扩散中的再分布就是采用这种方法。先在  $930^\circ\text{C}$  温度下预淀积 20 分钟，在表面很薄的一层内引入杂质，其总量根据(5-2)式为  $Q = 2N_{s1}\sqrt{D_1 t_1 / \pi}$ ，其中  $D_1 = 10^{-13} \text{ 厘米}^2/\text{秒}$  ( $930^\circ\text{C}$  时硼在硅中的扩散系数)， $t_1 = 20 \times 60 = 1.2 \times 10^3$  秒， $N_{s1} = 5 \times 10^{20}/\text{厘米}^3$ 。然后，在预淀积的基础上进行再分布扩散，温度为  $1180^\circ\text{C}$ ，时间为 1 小时，此时，外界没有杂质源引入，预淀积时引入的杂质总量  $Q$  即作为再分布时的杂质源，如果再分布扩散过程中  $Q$  不变，如图 5-10 所示，则扩散后的表面浓度  $N_s$  根据理论计算应为：

$$N_{s2} = \frac{Q}{\sqrt{\pi D_2 t_2}} = \frac{2}{\pi} N_{s1} \sqrt{\frac{D_1 t_1}{D_2 t_2}} \quad (5-3)$$

其中  $D_2 = 7 \times 10^{-13} \text{ 厘米}^2/\text{秒}$  ( $1180^\circ\text{C}$  时硼在硅中的扩散系数)， $t_2 = 60 \times 60 = 3.6 \times 10^3$  秒，所以：

$$N_{s2} = \frac{2}{\pi} \times 5 \times 10^{20} \sqrt{\frac{10^{-13} \times 1.2 \times 10^3}{7 \times 10^{-13} \times 3.6 \times 10^3}} \approx 7 \times 10^{18}/\text{厘米}^3$$

上述的计算和实际情况尚有出入，因为这里假设再分布过程中杂质的总量不变，但是实际上由于再分布扩散过程中表面不断氧化，因此预淀积的杂质有一部分要积聚在氧化层中，再分布后扩散层中的杂质总量要比预淀积的总量小，图 5-11 表示了实际上再




图 5-10 杂质总量  $Q$  不变时再分布前后杂质分布的变化规律

分布后的杂质分布情况和预淀积后情况的比较，再分布后有  $Q_2$  的杂质积聚在氧化层中，则扩散层中的杂质  $Q_1$  就比原来预淀积的总量  $Q$  小，因此实际的  $N_{s2}$  就要比根据 (5-3) 式计算的  $7 \times 10^{18}/\text{厘米}^3$  小。如果在氧化层中积聚的杂质数量愈多，则再分布后扩散层中的杂质数量  $Q_1$  愈少， $N_{s2}$  就愈小。在基区再分布扩散中，开始通干氧时间的长短就是控制再分布后扩散层中的杂质量  $Q_1$ 。因为干氧氧化速度慢，湿氧氧化速度快，通干氧时间愈短则杂质还没有大量向内扩散表面就很快氧化了，因此积聚在氧化层中的杂质就愈多， $N_{s2}$  降低得也愈多。




图 5-11 再分布(有氧化层生成)前后杂质分布的变化规律

根据上述的讨论就可以知道再分布扩散后表面浓度由下列因素决定：

- (1) 预淀积的杂质总量；
- (2) 再分布扩散深度；
- (3) 再分布扩散时氧化层中积聚杂质的数量。

但是第二个因素受结深  $\alpha_j$  的限制不能自由选择，因此表面浓度就由预淀积总量及氧化层中积聚杂质量来控制。在实际工作中如果预淀积总量太多（反映在预淀积后薄层电阻  $R_s$  太小， $R_s$  的意义下面讨论），则可以缩短开始通干氧时间，以便使较多的杂质积聚在氧化层中，这样就可以控制基区硼扩散的表面浓度。

### 5-2-4 扩散层薄层电阻

怎样来确定表面浓度呢？在实际的工作中，往往是测定扩散层的薄层电阻  $R_s$ （具体测定  $R_s$  的方法在 5-5 节中讨论），再由  $R_s$  和结深  $x_j$  来确定表面浓度  $N_s$ ，因此在这里有必要将  $N_s$  同  $R_s$  和同  $x_j$  的关系讨论清楚。




图 5-12 薄层电阻数值示意图

在图 5-12(a) 中表示了结深为  $x_j$  的一个正方形扩散层，电流方向如图所示，这一方块扩散层的电阻就称为扩散层的薄层电阻，单位是欧姆/方 ( $\Omega/\square$ )，实际上它的单位就是欧姆，“方”仅仅表示只要扩散层的形状是正方形的，不管它的边长大小，电阻总是一样的，因为电阻的长度和宽度各增加一倍，其数值是不变的。所以有时  $R_s$  也称作扩散层的方块电阻。

集成电路中的电阻就是利用扩散层来制造的，一般是在扩散基区的同时制造电阻，在图 5-12(b) 中扩散层的长度是  $l$ ，宽度是  $a$ ，则该电阻的阻值为  $R=R_s \cdot l/a$ 。例如要制造一个 4 千欧电阻，我们知道基区的薄层电阻  $R_s=200$  欧姆/方，选取  $a=25$  微米， $l=500$  微米，则该电阻的阻值：

$$R = 200 \times \frac{5 \times 10^3}{25} = 4 \text{ 千欧}$$

但从实践中发现，如果用基区再分布以后的薄层电阻的数值来计算扩散电阻，则其结果比测量值一般偏低约 20~30%。这个因素在实际工作中一定要加以考虑。

根据上述薄层电阻的定义，我们就可以知道  $R_s$  反映了方块扩散层的导电性能，而这一方块扩散层导电性能是由其中载流子（电

子或空穴)的总量所决定,也就是在一定程度上是由其中杂质总量所决定的,因此杂质总量越多,  $R_s$  就越小。这一点,基区扩散的工艺正好能够说明清楚,预淀积后  $R_s \approx 60 \sim 80$  欧姆/方,再分布后  $R_s$  约 150 欧姆/方,正是因为在再分布过程中一部分杂质被积聚在氧化层中,因此再分布后扩散层中杂质总量减少了,所以  $R_s$  就增大。

下面讨论一下  $R_s$  和  $N_s$ 、 $x_j$  的关系。因为  $R_s$  同杂质总量  $Q$  成反比,而前面说过杂质总量  $Q$  同表面浓度  $N_s$  和结深  $x_j$  都有关系,  $N_s$  和  $x_j$  愈大,  $Q$  就愈大,因而  $R_s$  就愈小。对于一定的  $x_j$ , 则  $R_s$  越大,  $N_s$  就越小,如图 5-13 所示。

在这里有一点应该特别注意,只有对一定的结深,薄层电阻的大小才是反映了表面浓度的大小,如果结深不同,那末薄层电阻就不能反映表面浓度的大小。例如一块样品的  $x_j$  大,  $N_s$  小,另一块样品的  $x_j$  小,  $N_s$  大,而它们扩散层中的杂质总量是相同的,如图 5-14 所示,则测得的  $R_s$  就相同,因此结深不同时相同的薄层电阻并不表示相同的表面浓度。




图 5-13  $x_j$  一定,  $Q$  和  $N_s$  的关系

图 5-14 相同  $Q$  所对应不同的  $N_s$  和  $x_j$

实际上是测定了扩散层的薄层电阻和结深,由这两个数值的乘积来确定表面浓度,图 5-15 表示了一个  $p$  型再分布扩散层的  $\frac{1}{R_s x_j}$  和  $N_s$  的关系。在基区再分布扩散中,我们测得  $R_s = 150$  欧姆/方,结深为 2.7 微米,则  $\frac{1}{R_s x_j} \approx 2.2 \times 10^3$ /欧姆·厘米,根据图




图 5-15  $p$  型再分布扩散层  $\frac{1}{R_{s2}} \sim N_s$  关系图

5-15 即可查得表面浓度为  $4 \times 10^{18}/\text{厘米}^3$ ，比我们前面根据(5-3)式计算的  $7 \times 10^{18}/\text{厘米}^3$  要小，这是因为(5-3)式中没有考虑杂质有一部分在再分布扩散过程中要积聚在氧化层中，因此计算的结果偏大，而实际的表面浓度应该是图 5-15 中查得的数值。

前面讲过，在实际工作中再分布扩散层的表面浓度是由预淀积总量及开始通干氧的时间来控制的。一般预淀积总量多，反映在预淀积后的薄层电阻  $R_{s1}$  小，再分布后薄层电阻  $R_{s2}$  的大小则反映了扩散层中杂质的总量， $R_{s2}/R_{s1}$  的数值反映了积聚在氧化层中杂质的多少，它是由开始通干氧的时间( $t_{干氧}$ )来确定的。图 5-16 给出了再分布扩散温度为  $1200^\circ\text{C}$  时， $R_{s2}/R_{s1}$  和  $t_{干氧}$  关系的实验曲线。这条曲线在实际工艺中是很有用处的。因为工艺中要求再分布后的薄层电阻数值是一定的，例如基区再分布扩散后要求薄层电




图 5-16  $R_{s2}/R_{s1}$  与  $t_{干氧}$  的关系曲线  
(1200°C)

入，因此通干氧时间也就不同，应该根据具体工作条件作类似于图 5-16 的曲线。

### 5-2-5 扩散杂质和扩散温度的选择

在集成电路工艺中，隐埋扩散的杂质用锑，隔离扩散和基区扩散的杂质用硼，发射区扩散的杂质用磷。究竟是根据什么原则来选中这些杂质的呢？我们知道隐埋扩散和发射区扩散要用  $n$  型杂质，而隔离扩散和基区扩散要用  $p$  型杂质，但具体选择杂质时就要考虑到它的扩散系数的大小，应该选择先扩散杂质的扩散系数比后扩散杂质的扩散系数小，这样后面的扩散过程就对前面的扩散分布影响不大。例如我们在发射区扩散时不希望对基区扩散深度有较大的影响，因此就要选择发射区扩散杂质的扩散系数比基区扩散杂质的扩散系数大；又如隐埋扩散后要经过长时间的隔离扩散，而我们又

阻为  $R_{s2}=150$  欧姆/方，如果预淀积后的薄层电阻为  $R_{s1}=60$  欧姆/方，则根据图 5-16 即可知开始通干氧时间应为 8 分钟左右。如果预淀积后的薄层电阻较低， $R_{s1}=50$  欧姆/方，那末开始通干氧时间就应缩短到 4 分钟多些。当然要考虑实际再分布温度为 1180°C，比 1200°C 低，另外，氧气流量和水浴温度在实际工作时尚有出




图 5-17 隔离扩散时隐埋层  
向外延层中的推移

不希望在隔离扩散时使隐埋层向外延层中推移太多(如图 5-17)，因此就要求隐埋扩散杂质的扩散系数尽可能小。从图 5-4 中看到锑和砷的扩散系数都比较小，二者相比，砷更理想，因为它的扩散系数最小，而且根据图 5-8，它的溶解度最大，这样既可以使隐埋层的推移减小，又可以降低隐埋层的薄层电阻。但是由于砷有毒而且蒸气压太高，工艺操作上有一定的困难，因此不采用砷而采用了锑。隔离扩散和基区扩散根据扩散系数的大小，可以选择硼和镓(不能选择铝，因为铝的扩散系数太大)，但是镓在氧化层中的扩散系数太大，无法进行掩蔽扩散(在 5-4 节中将讨论到这个问题)，因而隔离扩散和基区扩散中唯一可以使用的杂质就是硼。发射区扩散杂质的扩散系数应该比硼的扩散系数大，因此唯一可使用的杂质就是磷。

下面讨论一下在这些扩散杂质选定后，如何来选择扩散温度。由于各道扩散工序的具体要求不同，因此应该“对于具体情况作具体的分析”。例如发射区磷扩散的温度是  $1050^{\circ}\text{C}$ ，扩散时间约 20 分钟左右。是否温度能选择高一点呢？例如选择  $1100^{\circ}\text{C}$ ，这样，扩散系数就要比  $1050^{\circ}\text{C}$  时大五倍，因此扩散时间只要 4 分钟左右就可以了，但这样短的时间要准确控制结深就很不容易。反之，如果温度选择过低，则必须增加扩散时间，这样就要延长工艺周期。因此选择温度的原则是使时间不要过长，又要能较准确的控制。另外，对于隔离扩散和隐埋扩散，是否可以适当提高温度，以减少扩散时间呢？如果隐埋扩散和隔离扩散的温度过高，会产生两个问题：(1)容易引起表面合金化；(2)结的伏安特性要变坏。根据上述具体例子的说明，我们总结选择扩散温度的原则如下：

(1) 对于较长时间的扩散过程(如隐埋扩散、隔离扩散)，在不影响结的特性的前提下，温度选择高一些，这样可以缩短扩散时间。

(2) 对于浅扩散的情况(如基区扩散、发射区扩散)，温度选择要适当，既不能使扩散时间过短，工艺上难于准确控制，又不宜由于扩散温度过低，而使扩散时间延长到不适当的地步。

### 5-2-6 扩散杂质浓度对扩散系数的影响

在液态源隔离扩散中，再分布的扩散温度为1200°C，扩散时间2.5~3小时，根据图5-4，1200°C时硼的扩散系数为 $1.4 \times 10^{-12}$ 厘米<sup>2</sup>/秒，则扩散深度应为：

$$x_s = 5.4 \sqrt{Dt} = 5.4 \sqrt{1.4 \times 10^{-12} \times 1.08 \times 10^4} \\ = 6.6 \times 10^{-4} \text{ (厘米)} = 6.6 \text{ (微米)}$$

而外延层厚度为8~10微米，照这样说硼就扩不穿外延层，不能起到隔离作用了，但是实际的结果是能够扩透外延层，这是什么原因呢？毛主席教导我们说：“判定认识或理论之是否真理，不是依主观上觉得如何而定，而是依客观上社会实践的结果如何而定。真理的标准只能是社会的实践。”实际和理论发生偏差的主要原因是扩散系数的问题。图5-4中扩散系数的数值在杂质浓度较低时适用，而隔离扩散时，硼的浓度很高，因此硼的扩散系数就不是图5-4中的数值。实验结果告诉我们，浓度越大扩散系数也越大。隔离扩散由于硼的浓度很高又叫浓硼扩散，因此扩散系数也较图5-4中的数值大很多，这样1200°C时扩散3小时就能保证扩穿外延层了，所以隔离扩散的条件不是由理论计算而是根据实际结果确定的。

### 5-2-7 金 扩 散

金扩散的主要目的是减少硅中少数载流子的寿命，以提高集成电路的开关速度。它的另一个作用是当外延层质量不太好，隔离p-n结或集电结的反向伏安特性较差时，通过金扩散可以有较为显著的改善。但是金扩散也带来一些不良的副作用，例如有时会引起共发射极电流放大系数β降低和集电区电阻率增加，后者引起集电极串联电阻增大。所以，我们应该用“一分为二”的观点来看待金扩散。为了能够对金扩散的作用有一个较为全面的了解，我们在这里对金在硅中的特性作一些简略的介绍。

首先我们讨论一下金在硅中的扩散系数和溶解度问题。金在硅中的扩散系数在图5-4中已经列出，从图中可以看到其扩散系

数很大，这是因为金是以填隙方式进行扩散的缘故，在 $1100^{\circ}\text{C}$ 左右只要几分钟金就可以扩透整个硅片了，因此金在整个片子内的分布可当作是均匀的，其浓度就是该温度下金在硅中的溶解度。根据图5-8，金在 $1050^{\circ}\text{C}$ 扩散时，其溶解度为 $2 \times 10^{16}/\text{厘米}^3$ ，而在 $1150^{\circ}\text{C}$ 扩散时溶解度将达 $5 \times 10^{16}/\text{厘米}^3$ 。但是在扩散后的冷却过程中，硅片内部的金就过饱和，由于金的扩散系数很大，如果是逐渐冷却，金就要在表面析出，或者在硅片中局部地区积聚起来，因此为了使高浓度的金在冷却过程中不致析出，必须急速冷却，即进行淬火。另外，硅片中有高掺杂的硼和磷时，对金的溶解度也有很大的影响，根据图5-8，金在硅中的最大溶解度约为 $8 \times 10^{16}/\text{厘米}^3$ 。但是实验表明，在高浓度的磷扩散区和硼扩散区金的浓度可以超过上述数值，特别是磷扩散的发射区其浓度可达 $5 \times 10^{17}/\text{厘米}^3$ 以上。

根据上述金在硅中扩散和溶解度的特性，我们分析一下现在的掺金工艺。在5-1节中金扩散是基区氧化时进行的，氧化温度为 $1180^{\circ}\text{C}$ ，因此金的浓度约 $6 \times 10^{16}/\text{厘米}^3$ ，但经过基区硼扩散和发射区磷扩散后，其中大量的金要积聚到磷扩散区，因此集电区中金的浓度实际上又下降，而且三次氧化时温度仅为 $950^{\circ}\text{C}$ ，此时金在硅中的溶解度（不是磷扩散区）就小于 $10^{16}/\text{厘米}^3$ ，而过剩的金在磷扩散区积聚甚至在磷扩散层表面析出。所以，最后金的浓度（在集电区和基区）不超过 $10^{16}/\text{厘米}^3$ ，发射区的金浓度大约要比该数值大许多。

其次我们分析一下掺金对硅电学性质的影响。根据目前实验数据，金在硅中有两个能级，这两个能级都是深能级，一个是受主能级，位于导带以下0.54电子伏左右，在n型硅中该能级起主要作用，另一个是施主能级，位于价带上面0.35电子伏左右，在p型硅中该能级起主要作用，这两个能级同时又起复合中心作用。掺入浓度为 $10^{16}/\text{厘米}^3$ 的金原子对集电区的电阻率是有一定影响的，因为集电区原来施主杂质浓度为 $2 \times 10^{16}/\text{厘米}^3$ ，因此 $10^{16}/\text{厘米}^3$ 金原子掺入后起受主作用，就可使集电区电阻率增加。此外，实验得到，在n型硅中起主要作用的金能级对少数载流子的复合率

要比在  $p$  型硅中起主要作用的金能级大一倍，因此对  $n-p-n$  晶体管，集电区的少数载流子寿命比基区下降得多，而平面管在饱和态工作时少数载流子主要积累在集电区，因此可大大减少贮存时间，所以金扩散对提高开关速度是有效的。基区( $p$  区)少数载流子寿命的减少，虽然没有集电区来得厉害，但对共发射极电流放大系数  $\beta$  有一定影响，当然影响不十分大，一般对  $\beta$  要求不十分高的集成电路(门电路一般要求  $\beta=20\sim 50$ )，在金扩散后仍然是可以满足的。但对于  $p-n-p$  晶体管则正好相反，金扩散的结果使基区少数载流子的寿命比集电区减少得多，因此对提高开关速度作用不大，反而使  $\beta$  降低较多，所以对于  $p-n-p$  晶体管是不能采用掺金工艺的。

最后讨论一下金扩散改善  $p-n$  结反向特性的问题。一般认为特性较差的外延层内有大量的层错、位错或其他缺陷，而铜、铁等快扩散杂质很容易积聚在这些缺陷附近，因而引起  $p-n$  结大量的漏电流，在高温下扩散金就可以把铜、铁等杂质从积聚在缺陷的地方拉出来，所以能够改善  $p-n$  结的反向特性。但是随着外延工艺水平的提高，就不需要靠掺金来改善  $p-n$  结的反向特性了。

目前，我们对金扩散的了解还是十分粗浅的，但是有一点是十分明显的，随着材料性能与工艺操作的改进，金扩散的优越性在逐渐缩小。如果采用了非饱和型逻辑集成电路，则就不需要靠金扩散来降低少数载流子寿命了。即使是饱和型逻辑电路，我们也可以考虑不用金扩散而从其他方面去提高电路性能，因为省略金扩散有以下的好处：

- (1) 节约大量的贵金属——金；
- (2) 避免了由金扩散带来的不良的副效应；
- (3) 简化了工艺。

当然还需要对金扩散的作用进行更多的科学实验，才能对其取舍作出最后判断。

### 5-3 扩 散 方 法

伟大领袖毛主席说：“我们不但要提出任务，而且要解决完成

任务的方法问题。”“不解决方法问题，任务也只是瞎说一顿。”在扩散工艺中，常用的扩散方法是很多的，但并不是所有这些方法都很适合于集成电路的生产，必须加以适当的选择。下面我们介绍几种在集成电路工艺中比较合适的扩散方法。

### 5-3-1 箱法扩散

箱法扩散的杂质源通常是氧化物，例如，三氯化二硼( $B_2O_3$ )、三氯化二锑( $Sb_2O_3$ )等，扩散时这些氧化物的蒸气和硅起作用，在表面生长一薄层氧化层，氧化层中含有大量被还原的杂质，如硼、锑等，这些杂质通过氧化层向硅内扩散。所以，在箱法扩散中，是以硅表面生成的掺杂氧化层作为扩散的杂质源。在扩散时氧化层中的杂质向硅中扩散，再由箱中的杂质蒸气补充到氧化层中，建立起一定的平衡。为了保持这一平衡，就必须防止箱内杂质蒸气大量损失，因此要求箱有一定的密闭性，但也不能完全密封，否则水分不能脱除干净。一般箱由石英制成，其结构如图 5-18 所示，箱盖和箱之间必须磨平密闭。一般扩散锑、磷、硼等杂质均可采用箱法扩散，盛源船的材料根据不同杂质源的要求来选定。




图 5-18 箱的结构

1. 箱法硼扩散 隔离扩散和基区扩散均可采用。隔离扩散的源通常采用纯三氯化二硼( $B_2O_3$ )和二氧化硅( $SiO_2$ )的混合物，配方比例  $B_2O_3:SiO_2=1:3$ ；基区扩散的源通常采用纯  $B_2O_3$ ，源存放在硅船中。源在使用一段时间后，由于  $B_2O_3$  的不断蒸发而使源量减少，因此必须加入新源。通常使用一个月左右以后，源要全部调换，否则影响结果的重复性。扩散前先要将源在工作温度下脱水 1 小时左右。

目前箱法硼扩散中还有采用粉末状的氮化硼作源的。氮化硼先在高温下氧化，使它的表面生成一层  $B_2O_3$ 。这种源可长期使用，使用一定时期后只要重新氧化一次即可。这种源的扩散，表面不

易出现合金点，而且均匀性和重复性均较好。

2. 箱法磷扩散 源用磷钙玻璃(特纯)。为了保证扩散的均匀性较好，使用三只存放源的白金小船，分别放在箱的中间和两头。扩散前先要将源在工作温度下脱水20~30分钟。

3. 箱法锑扩散 源是三氧化二锑( $Sb_2O_3$ )和二氧化硅的混合物，其配方比例为： $Sb_2O_3:SiO_2 = \frac{1}{4} \sim \frac{1}{5}$ (在  $Sb_2O_3$  中最好掺入4%左右的  $H_2SiO_3$ ，使表面形成一薄层锑硅玻璃，以保护氧化层)。源存放在石英船中。由于锑扩散的温度较高，每次扩散后三氧化二锑总是大量挥发，因而源的浓度就很容易降低，如果不及时调换新源，结果的重复性就很差。在隐埋锑扩散中几乎每次扩散后都要加入新源，这样才能保证隐埋层的薄层电阻不升高。

### 5-3-2 液态源扩散

液态源扩散是用保护气体(如氮气)通过液态源瓶，携带源蒸气进入扩散炉，这些杂质蒸气经过高温分解同硅表面发生反应而向硅内扩散。液态源扩散是近年发展起来的一种新的扩散方法，具有操作方便、重复性较好等优点。

1. 液态源的硼扩散 硼扩散的液态源一般用硼酸三甲脂 [ $B(CH_3O)_3$ ]，也有用硼酸正丙脂 [ $B(CH_3CH_2CH_2O)_3$ ] 和三溴化硼 ( $BBr_3$ )，我们在这里主要介绍使用硼酸三甲脂的一些实验结果，用三溴化硼可以得到类似的结果。

硼酸三甲脂在高温下要热分解，其化学反应式如下：



三氧化二硼蒸气就作为扩散源。

一般液态源扩散时，三氧化二硼蒸气浓度足够大，因此表面浓度总是接近溶解度的数值。

液态源扩散的装置在5-1节中已介绍过。用氮气作携带气体，氮气分大氮、小氮二股，大氮直接通入扩散炉，小氮经过源瓶鼓泡携带硼酸三甲脂蒸汽送入扩散炉。

用硼酸三甲脂源扩散时，氮气流量，源的温度，扩散温度和扩散时间对扩散结果都有影响(当然主要是扩散温度和扩散时间)。下面我们根据实验结果来讨论这些问题。

(1) 氮气流量对扩散层薄层电阻的影响：图 5-19 给出了薄层




图 5-19 氮气流量对薄层电阻的影响

电阻同大氮和小氮流量的关系。这些实验结果表明大氮在 500~1000 毫升/分，小氮在 10~50 毫升/分的范围内薄层电阻基本上不变。因此在前面的工艺过程中，基区预淀积采用小氮流量为 20~40 毫升/分，大氮流量为 800 毫升/分，正是在上述范围之内。

以上数据对一定的管道口径是适合的，如果管道更粗则流量需适当增大，所以必须根据实际管道口径来选定流量。

(2) 源温对扩散层薄层电阻的影响：图 5-20 给出了薄层电阻随源温的变化情况。在 0~40°C 范围内，随着源温的增加，薄层电




图 5-20 源温对薄层电阻的影响

阻略有下降，即表面浓度略有增加，但影响不大。一般常用源温是室温(25°C左右)或0°C。

(3) 扩散温度和扩散时间对薄层电阻的影响：图5-21的实验结果基本上符合扩散规律，可以作为选取扩散条件时的参考。




图5-21 扩散温度和扩散时间对薄层电阻的影响

使用硼酸三甲脂液态源时应注意以下一些问题：

(1) 新用石英管，在扩散前应先按扩散条件通源60分钟；即使不是新换石英管，每天开始扩散前要按扩散条件通源30分钟，这个过程是使石英管壁吸附足够的硼达到饱和，否则开始扩散的样品薄层电阻就要偏高。


(2) 携源的氮气流量控制小一些好，因为硼酸三甲脂在反应过程中生成的碳，在高温下对氧化层及石英管有强烈的腐蚀作用，因此在不影响薄层电阻的情况下尽可能控制流量小一些。

(3) 如果将存放硅片的石英船沿气流方向倾斜5~10°，对薄层电阻的均匀性有好处。在扩散过程中船调头一次对均匀性也有好处。

(4) 硼酸三甲脂极易水解，因此氮气必须严格去除水汽，不用时必须密闭。否则水解后，易使浓度降低，结果是增加了薄层电阻的数值。

2. 液态源的磷扩散 磷扩散的液态源一般采用三氯氧磷( $\text{POCl}_3$ )，也有用三氯化磷( $\text{PCl}_3$ )或三溴化磷( $\text{PBr}_3$ )的。

三氯氧磷在高温下(加氧气)发生热分解，其分解反应式如下：



生成的五氧化二磷( $\text{P}_2\text{O}_5$ )就作为扩散源。

扩散时用氮气作携带气体，将三氯氧磷蒸气带入扩散炉(流量约为20~60毫升/分)，另外同时通入较小流量的氧气(流量约20~40毫升/分)，以保护硅表面并促进三氯氧磷分解。在正式扩散前一般要比较大流量(1000毫升/分)的氮气通过炉管，烘烤约30分钟。

在实际工作中也可以不通氧气，但是容易在硅表面产生一层膜(发乌)。光刻时这一层膜不易去除，这是因为三氯氧磷分解不充分而沉淀在表面上的缘故，这样容易造成薄层电阻的增大。表5-1中的实验数据说明了这样的问题。可以看到，如果单通氮气，则流量小时薄层电阻增大(即表面浓度降低)；提高流量，又易使表面性能不好。而加了氧气后，结果就比较好。上述数据对一定口径的管道适合。如果扩散炉管道口径较大，则流量也要相应增加。

表 5-1 液态源磷扩散时通氧与不通氧结果的比较

携 带 气 体	流 量 (毫升/分)	扩 散 温 度 (°C)	扩 散 时 间 (分)	扩 散 结 果	
				$R_s$ (欧姆/方)	$x_3$ (微米)
$\text{N}_2$	22	1070	25(通源)+5	3.4	1.7
$\text{N}_2$	31	1070	25(通源)+5	2.2	1.8
$\text{N}_2 + \text{O}_2$	40+20	1070	25(通源)+1	1.9	1.7
$\text{N}_2 + \text{O}_2$	40+20	1070	28(通源)+2	1.7	2.0

三氯氧磷扩散时应注意以下一些问题：

- (1) 系统应该密闭，特别是小流量时，稍有漏气，就无法控制流量。
- (2) 三氯氧磷蒸气有毒，应注意不要将流出的气体泄漏在室内。

(3) 三氯氧磷极易水解，源瓶不用时应密闭，因为任何水汽进入，就使三氯氧磷变质，而使源浓度降低。

### 5-3-3 固-固 扩 散

箱法扩散和液态源扩散虽然有许多优点，在集成电路工艺中已经广泛应用，但是有一个很大的缺点，就是扩散层表面浓度不能任意调节。为了获得低于溶解度的表面浓度，因此基区扩散不得不分为预淀积和再分布两步。固-固扩散正是克服上述缺点而发展起来的一种新的扩散方法，它可以在 $2\sim 3$ 个数量级（即相差 $10^2\sim 10^3$ 倍）的范围内控制表面浓度。

固-固扩散的方法是用含有掺杂剂（如硼酸三甲脂，磷酸三甲脂）的烷氧基硅烷有机化合物（如硅烷醇）在保护气体（一般是氮气）载运下，约在 $750^\circ\text{C}$ 的温度下通过硅片，使硅表面淀积一层含有杂质的氧化层（一般称掺杂氧化层）。淀积时间很短，只有10分钟左右。由于在这样低的温度下进行淀积，因此在淀积掺杂氧化层的过程中几乎没有扩散。其淀积装置如图5-22所示。




图 5-22 用掺杂的硅烷醇淀积掺杂氧化层的装置

淀积掺杂氧化层以后的硅片，即可放入以氮气作保护气体的扩散炉内进行扩散。这种固-固扩散的过程如图5-23所示。

当 $t=0$ 时，即扩散前，硅中不含杂质，氧化层中含的杂质浓度为 $N_{\text{SiO}_2}$ ；在 $t=0$ 到 $t_1, t_2$ 这段时间里，杂质向硅内扩散，而且硅内表面浓度 $N_s$ 基本维持不变。 $t_2$ 以后 $N_s$ 就要减少； $t=t_3$ 时， $N_s$ 已经降低。




图 5-23 固-固扩散过程中杂质分布变化示意图

表面浓度维持不变时,  $N_s$  的数值可由下式计算:

$$N_s = \frac{N_{\text{SiO}_2} \sqrt{D_1/D_2}}{(1 + \sqrt{D_1/D_2})/m} \quad (5-4)$$

其中  $N_{\text{SiO}_2}$  是氧化层中杂质浓度,  $D_1$ 、 $D_2$  分别为杂质在氧化层和硅中的扩散系数,  $m$  是杂质在氧化层和硅之间的分凝系数 (即图 5-23 中的  $N_s/N_m$ )。

一般淀积的掺杂氧化层总是足够厚, 在扩散时间范围内可以维持  $N_s$  不变。根据(5-4)式, 我们只要控制淀积氧化层中的掺杂浓度  $N_{\text{SiO}_2}$ , 就可以控制扩散层的表面浓度  $N_s$ 。

1. 硼扩散 硼扩散一般是将硼酸三甲脂或硼酸正丙脂掺入烷氧基硅烷中, 这些杂质源占整个溶液的体积比愈大, 则淀积在氧化层中的硼浓度也愈高。一般扩散后硼的表面浓度可控制在  $10^{17} \sim 10^{20}/\text{厘米}^3$  的范围内。

2. 磷扩散 磷扩散时磷酸三甲脂掺在烷氧基硅烷溶液中, 磷表面浓度的控制范围在  $10^{19} \sim 10^{20}/\text{厘米}^3$ 。

固-固扩散可以采用同现有的扩散相类似的过程。譬如基区扩散, 可以在  $n$  型硅片上先高温热生长氧化层, 再用光刻开出基区窗口, 然后在整个硅片上淀积一层掺硼的氧化层, 在高温下进行扩散, 就形成了  $p$  型基区, 这个过程如图 5-24(a)所示。也可以采用图 5-24(b) 那样另外一种扩散过程, 即先在  $n$  型硅片上淀积一层掺硼的氧化层, 再进行光刻。这次光刻同一般的刻法不同, 就是只保留原来基区窗口处的氧化层, 而将其余地方的氧化层去掉, 然后进行高温扩散, 形成  $p$  型基区, 再在表面生长一层起保护作用的




图 5-24 两种扩散 p-n 结制造方法比较

氧化层。这种过程的好处是比图 5-24(a)减少一次高温处理。

#### 5-3-4 固态氮化硼扩散

最近有一种办法是将氮化硼做成和扩散硅片一样大小的薄片源(就是用高纯度的氮化硼棒切成薄片)，这种薄片状的氮化硼源先在 950℃ 下的氧气中氧化 1 小时，使其表面生成一层三氧化二硼，将表面有三氧化二硼的薄片源和硅片间隔地放在一起，送入开管扩散炉内，用氮气作保护气体进行扩散。这种扩散方法十分简便，其装置如图 5-25 所示。




图 5-25 氮化硼源扩散装置

氮化硼薄片源的扩散不但简单方便，而且均匀性比箱法扩散和液态源扩散更好，一片氮化硼薄片源可以重复使用相当时期，只要隔一定时间后重新氧化一次即可。它的另外一个优点是表面浓

度也可由扩散温度适当加以控制。目前这种方法正在发展中，如能解决高纯氮化硼棒的来源，将来有可能在集成电路工艺中被广泛采用。

## 5-4 氧化原理及氧化方法

在集成电路中，氧化层主要起下列作用：

- (1) 扩散时对杂质起掩蔽作用；
- (2) 对集成电路元件的表面起保护作用；
- (3) 起绝缘作用(如作为蒸发铝引线和元件之间的绝缘，以及作介质隔离的绝缘层)；
- (4) 作为电容器中的介质层。

对于氧化原理和方法的问题，我们从集成电路工艺的实际出发，讨论几种生长氧化层的方法以及氧化层对杂质的掩蔽作用，至于一些复杂的氧化机理和氧化层的特殊性质，就不在这里介绍了。

生长氧化层的方法是很多的，在集成电路工艺中常用的是热生长法和热分解淀积法两类。

### 5-4-1 热生长氧化层的原理和方法

热生长氧化层的方法是将硅片放在高温下的氧化气氛中，使表面生成一层二氧化硅。一般用水汽、湿氧或干氧作为氧化气氛。下面我们将对这几种氧化方法及它们的氧化机理分别进行讨论。

1. 干氧氧化法 氧化开始时，由于高温下氧离子使硅氧化，因而在表面生成氧化层。随着氧化层的生长，氧离子就要透过氧化层，到达氧化层-硅交界面处同硅原子作用，生成新的氧化层。通过这样的过程使氧化层厚度不断增加。根据上述氧化层生长机理，其生长速率受氧离子在氧化层中的扩散速率或氧化层-硅交界面的化学反应速率所限制。一般干氧氧化温度在 $1000^{\circ}\text{C}$ 以上时，氧化层生长速率主要受氧离子在氧化层中的扩散速率所限制。因此随着氧化时间的增加，氧离子就要透过更厚的氧化层才能和硅原子作用，即随着氧化层厚度的增长生长速率要减慢。实验表明在

1000°C 以上的干氧氧化中，其氧化层厚度  $d$  和氧化时间  $t$  之间的关系符合下列关系式：

$$d^2 = Ct \quad (5-5)$$

$C$  称为氧化速率常数，单位为微米<sup>2</sup>/分。 $C$  主要受到氧离子在氧化层中的扩散系数所限制，温度愈高，氧离子扩散系数愈大，因而  $C$  值也愈大。它的氧化速率是很低的，在 1200°C 下氧化的速率常数仅为  $6.2 \times 10^{-4}$  微米<sup>2</sup>/分。

于氧氧化温度在 1000°C 以下时，氧化层生长规律和(5-5)式发生偏离。当氧化温度下降到 700°C 以下时，氧化速率主要受化学反应速率限制，因此氧化层厚度和氧化时间是线性关系。

2. 水汽氧化法 水汽氧化的氧化层生长机理，一般认为有两种：一种是水分子透过氧化层，在氧化层-硅交界面处使硅氧化；另一种是先在表面生成硅烷醇 (Si-OH)，硅烷醇再透过氧化层，在氧化层-硅交界面处使硅氧化。不论是哪一种氧化机理，只要氧化层生长速率主要受水或硅烷醇在氧化层中的扩散速率所限制，则




图 5-26 水浴温度对氧化速率常数的影响

氧化规律应符合(5-5)式。对于水汽氧化，温度在1100°C以上时确实符合这个规律。由于水在氧化层中的扩散系数远大于氧的扩散系数，因此水汽的氧化速率常数也比干氧的氧化速率常数大得多。

3. 湿氧氧化法 湿氧氧化中既有氧的氧化作用，又有水的氧化作用，其氧化速率常数与氧化温度及水浴温度均有关。当氧化温度在1000°C以上时，湿氧氧化的基本规律符合(5-5)式，如图5-26所示。但其中氧化速率常数为：

$$C_{\text{湿氧}} = C_{\text{干氧}} + C_{\text{水汽}} \quad (5-6)$$

表 5-2 不同水浴温度及不同氧化温度的氧化速率常数

氧化温度(°C)	水浴温度(°C)	$C$ (微米 <sup>2</sup> /分)
1000	95	$38.5 \times 10^{-4}$
1200	95	$117.5 \times 10^{-4}$
1200	85	$87.0 \times 10^{-4}$
1200	28	$12.2 \times 10^{-4}$

随着水浴温度的增加， $C_{\text{湿氧}}$ 主要是由 $C_{\text{水汽}}$ 来决定。表5-2表示了不同水浴温度对氧化速率常数的影响，另外也可看到氧化温度对氧化速率常数的影响很大。一般湿氧氧化的氧化速率常数比干氧氧化大许多。下面我们具体计算一个湿氧氧化的例子。在隔离氧化时，先湿氧氧化，温度为1180°C，水浴温度为95°C，氧化时间150分钟；然后再干氧氧化20分钟（但干氧氧化速率较小，对氧化层厚度的影响可忽略）。取氧化温度1200°C、水浴温度95°C的数据 $C=117.5 \times 10^{-4}$ 微米<sup>2</sup>/分代入(5-5)式，即可计算出氧化层厚度：

$$d = \sqrt{117.5 \times 10^{-4} \times 150} \approx 1.3 \text{ 微米}$$

实际结果约为1~1.2微米，因为实际氧化温度是1180°C。所以 $C$ 的数值取得偏大。

湿氧氧化是集成电路中最常用的一种氧化方法，它具有操作方便、氧化速率快、氧化层质量较高等优点。但是由于氧化温度较高，也带来一些不良后果，如容易引起结的退化（即结性能变坏）。另

外，湿氧生长的氧化层由于表面有硅烷醇，因此同光致抗蚀剂的接触不良，光刻时就容易产生浮胶，所以在集成电路工艺中湿氧氧化要和干氧氧化配合使用。一般先湿氧氧化达到要求的氧化层厚度以后，再用干氧氧化使其表面的硅烷醇转变为硅氧烷（Si-O-Si），这样氧化层表面同光致抗蚀剂的接触就改善了。

### 5-4-2 热分解沉积氧化层的原理和方法

这里介绍两种方法：

1. 烷氧基硅烷热分解沉积氧化层 可以热分解沉积氧化层的烷氧基硅烷种类较多，现将常用的几种列在表 5-3 中。

表 5-3 热分解法常用的烷氧基硅烷

材料名称	化 学 式	分子量	沸 点 (°C)	蒸气分解温度 (°C)
四乙氧基硅	Si(OC <sub>2</sub> H <sub>5</sub> ) <sub>4</sub>	208	107	728~840
乙取三乙氧基硅	(C <sub>2</sub> H <sub>5</sub> ) <sub>2</sub> Si(OC <sub>2</sub> H <sub>5</sub> ) <sub>3</sub>	192	161	650~750
戊取三乙氧基硅	C <sub>5</sub> H <sub>11</sub> Si(OC <sub>2</sub> H <sub>5</sub> ) <sub>3</sub>	234	198	600~740
乙烯基取三乙氧基硅	CH <sub>2</sub> =CHSi(OC <sub>2</sub> H <sub>5</sub> ) <sub>3</sub>	190	160	600~700
苯取三乙氧基硅	C <sub>6</sub> H <sub>5</sub> Si(OC <sub>2</sub> H <sub>5</sub> ) <sub>3</sub>	240	234	610~750
二甲基取二乙氧基硅	(CH <sub>3</sub> ) <sub>2</sub> Si(OC <sub>2</sub> H <sub>5</sub> ) <sub>2</sub>	148	111	760~900

热分解沉积氧化层的装置同前面图 5-22 是一样的（仅仅是烷氧基硅烷中不掺杂）。另外也可以不用保护气体携带，而是在出口处用机械泵抽气，使烷氧基硅烷蒸气通过沉积炉。

烷氧基硅烷在 700°C 热分解的典型反应，生成下列物质：



此反应式中的氧，必须来源于有机分子本身，而不是由外界引入。如果沉积系统中有外来的氧或水汽，就使沉积的氧化层外观阴暗而且腐蚀时有反常现象。反应产物中一氧化硅和碳是我们所不希望有的，它们的含量取决于反应时的条件。一氧化硅的含量同反应时有用的氧原子数量有关，如果采用含有 3 个或 4 个氧原子的烷氧基分子（如四乙氧基硅就有 4 个氧原子），则生长的一氧化硅极

少。碳的含量取决于炉温，在 $750^{\circ}\text{C}$ 以上则碳的量就很多。


在图5-27中列出了乙取三乙氧基硅淀积氧化层厚度同淀积时间的关系（用氩气作携带气体。用纯化的氮气作携带气体也可得到类似的结果）。从图5-27的结果看到，淀积氧化层厚度同时间基本上符合线性关系：

$$d = Kt \quad (5-7)$$

$K$ 就是淀积速率，单位是微米/分。从图中可以看到温度愈高，淀积速率 $K$ 愈大。

目前用乙取三乙氧基硅作源，以纯氮作携带气体，温度在 $800^{\circ}\text{C}$ 下已淀积出有20微米厚的清洁而又连续的氧化层。用四乙氧基硅（正硅酸乙脂）作源，在 $750^{\circ}\text{C}$ 的温度下，每小时能淀积2微米厚的氧化层（即 $K = 3.3 \times 10^{-2}$ 微米/分）。

2. 硅烷在氧气中分解淀积氧化层 硅烷( $\text{SiH}_4$ )在氧气中热分解淀积氧化层的反应式如下：



此反应比上述烷氧基硅烷热分解反应要好一点，其优点是不生成气态的有机原子团，而且反应温度也低得多，硅衬底加热至 $300^{\circ}\text{C}$ 左右，就能生成优质的并且具有高度均匀性的氧化层。

热分解淀积氧化层的方法和热生长氧化层的方法比较，有如下的一些优点：

(1) 热分解淀积氧化层需要的温度较低，对于一些不宜作高温处理而又需要在表面淀积氧化层的样品，用此种方法较为适宜。

(2) 可以在金属、陶瓷及其他半导体上淀积氧化层，这是用热




图5-27 氧化层厚度和淀积时间的关系

生长法无法达到的。

(3) 可以淀积较厚的氧化层。热生长氧化层厚度和时间的平方根成正比，而热分解淀积的氧化层厚度和时间成正比。例如， $1200^{\circ}\text{C}$  湿氧氧化 2.5 小时，氧化层厚度约为 1.3 微米，如果要生长 2.6 微米厚的氧化层，就要 10 小时。而淀积生长，在  $750^{\circ}\text{C}$  下 1 小时就可以生长 2 微米厚的氧化层，10 小时就能淀积 20 微米厚的氧化层。因此较厚的氧化层很适合于用热分解淀积方法制造。

### 5-4-3 氧化层对杂质的掩蔽作用

氧化层可以对杂质扩散起掩蔽作用，我们在前面已经多次使用过这一概念，认为杂质只能从氧化层上开窗口的地方扩散到硅中去，有氧化层的部分是扩散不进去的。实际上氧化层对杂质扩散起掩蔽作用是有条件的。

氧化层的掩蔽作用是利用在一定的氧化层厚度下，当杂质在窗口的部分已经扩散到一定的深度时，而杂质在氧化层里面的扩散深度还很小，没有穿透氧化层，因而不会扩散到硅中去，达到了定域扩散的目的。在这里，起掩蔽作用的条件是氧化层要有足够的厚度，如果厚度不够就不行了。

从理论上讲，氧化层对各种杂质都可以起掩蔽作用。毛主席教导说：“我们讨论问题，应当从实际出发，不是从定义出发。”有些杂质在氧化层的扩散比在硅中还要快，那末扩散几个微米的结深，需要十几或几十微米厚的氧化层来掩蔽，这在实际上当然是行不通的。所以从实际出发来讨论，那末只有对于那些在氧化层中的扩散系数比在硅中扩散系数小得多的杂质，才可以用氧化层进行掩蔽扩散，而且扩散的深度愈大，要求氧化层也愈厚。

一般施主杂质磷、砷、锑在氧化层中的扩散系数都很小，而受主杂质中只有硼的扩散系数很小，氧化层对它们都能起掩蔽作用。其他镓和铝在氧化层中的扩散比硅中还快几百倍，因此对铝和镓就无法进行掩蔽扩散。在图 5-28 中列出了磷、硼、锑在氧化层中的扩散系数随温度的变化规律。

氧化层中含的杂质量不同对扩散系数也有很大的影响。一般杂质浓度愈高，扩散系数就愈大。在集成电路工艺中氧化层中杂质的平均含量总比图 5-28 中所列的杂质含量小，因此实际上的扩散系数比图 5-28 中的数据还要小，用这些数据来估计掩蔽所需的氧化层最小厚度是比较保险的。




图 5-28 磷、硼、锑在氧化层中的扩散系数和温度的关系

下面用图 5-28 的结果大致来估算 5-1 节工艺中所需最小的氧化层厚度。

1. 隐埋扩散 杂质是锑，扩散温度  $1230^{\circ}\text{C}$ ，时间为 2 小时。在氧化层中的扩散深度仍用 5-2 节中的公式  $5.4\sqrt{Dt}$  计算。根据图 5-28 中的数据， $1230^{\circ}\text{C}$  时锑在氧化层中的扩散系数  $D \approx 7 \times 10^{-14}$  厘米 $^2$ /秒，则能起掩蔽作用的最小氧化层厚度应为：

$$d \approx 5.4\sqrt{7 \times 10^{-14} \times 7.2 \times 10^3} (\text{厘米}) \approx 1.2 (\text{微米})$$

实际预氧化的氧化层厚度是 1.2 微米，大致上能起掩蔽作用。

2. 隔离扩散 杂质是硼，扩散温度  $1200^{\circ}\text{C}$ ，时间不超过 3 小

时。根据图 5-28 中的数据,  $1200^{\circ}\text{C}$  时硼在氧化层中的扩散系数  $D \approx 5.5 \times 10^{-15}$  厘米 $^2$ /秒, 则能起掩蔽作用的最小氧化层厚度应为:

$$d \approx 5.4 \sqrt{5.5 \times 10^{-15} \times 1.08 \times 10^4} (\text{厘米}) \approx 0.42 (\text{微米})$$

实际隔离氧化的氧化层厚度约为 1 微米, 足够起掩蔽作用。

3. 基区扩散 杂质也是硼, 扩散温度  $1180^{\circ}\text{C}$ , 时间 1 小时。根据图 5-28 中的数据,  $1180^{\circ}\text{C}$  时硼在氧化层中的扩散系数  $D \approx 3 \times 10^{-15}$  厘米 $^2$ /秒, 则能起掩蔽作用的最小氧化层厚度应为:

$$d \approx 5.4 \sqrt{3 \times 10^{-15} \times 3.6 \times 10^3} (\text{厘米}) \approx 0.18 (\text{微米})$$

实际基区氧化的氧化层厚度约为 0.5 微米, 足够起掩蔽作用。

4. 发射区扩散 杂质是磷, 扩散温度约  $1050^{\circ}\text{C}$ , 时间约 20 分钟。 $1050^{\circ}\text{C}$  时磷在氧化层中的扩散系数  $D \approx 10^{-16}$  厘米 $^2$ /秒, 则能起掩蔽作用的最小氧化层厚度应为:

$$d \approx 5.4 \sqrt{10^{-16} \times 1.2 \times 10^3} (\text{厘米}) \approx 0.02 (\text{微米})$$

实际发射区氧化的氧化层厚度约为 0.5 微米, 足够起掩蔽作用。

由于杂质在氧化层中的扩散系数太小, 因此数据的准确性有一定的局限性。图 5-28 中的数据及由此算得能起掩蔽作用的最小氧化层厚度仅供参考, 主要还应根据实验来确定。

## 5-5 氧化层及扩散层性质的测定

本节中所讨论的方法都是实验室或工厂中使用的最简便的方法, 对于其他更为复杂或更精确的方法这里就不介绍了。

### 5-5-1 氧化层厚度的测量

1. 干涉法测量氧化层厚度 测量氧化层厚度最常用的方法是干涉法, 即利用测量干涉条纹的数目来确定氧化层的厚度。这种方法设备简便, 只要用一台普通的较高倍率的显微镜改装成有垂直的照明设备即可, 其测量原理及方法如下:

取一片同正式片子一起氧化的备片, 在它的面上一半涂以真空黑封蜡, 放入氢氟酸(48% HF)中, 将未被黑封蜡保护的氧化层去除, 然后用有机溶剂(如四氯化碳、丙酮、乙醚等)将黑封蜡清除

掉，这样在备片表面就出现一个氧化层台阶，如图 5-29(a) 所示。用垂直光照射表面，放在显微镜下观察，在台阶处就出现如图 5-29(b) 所示的明暗相间的条纹，根据这些条纹的数目就可确定氧化层的厚度。

因为氧化层是透明的介质，入射光照射到氧化层表面上时，有一部分光在氧化层表面上反射，另一部分透过氧化层在氧化层-硅界面上反射，如图 5-29(a) 所示。根据光学原理，这两部分反射光产生干涉，在显微镜下就可看到明暗相间的干涉条纹。如果在台阶区域内有  $x$  根条纹，则氧化层厚度  $d$  可用下式计算：

$$d = x \frac{\lambda}{2n} \quad (5-8)$$

其中  $n$  是氧化层的折射率，约为 1.5； $\lambda$  是光的波长，如果光源用钠灯，则波长  $\lambda \approx 0.6$  微米。条纹数目怎样读呢？从最暗到相邻另一个最暗（或最亮到另一个最亮）称为一个干涉条纹。在图 5-29(b) 中看到的条纹数目是 5 根，所以氧化层厚度为：




图 5-30 干涉条纹  
估计读数




图 5-29 氧化层厚度测量方法示意图

$$d = 5 \times \frac{0.6}{2 \times 1.5} = 1 \text{ 微米}$$

如果台阶区域内一边是最暗，而另一边是最亮，象图 5-30 的情况，则读出的条纹数应是 3 条半，即氧化层厚度为 0.7 微米。

如果不专用钠灯，而用普通的白光照明，则在显微镜下可以看到重复的五彩干涉条纹，一般白光中的绿光最强，波长约为 0.54 微米，因此干涉条纹数目

和氧化层厚度的关系为：

$$d = x \cdot \frac{\lambda}{2n} = x \cdot \frac{0.54}{2 \times 1.5} = 0.18x \text{ 微米}$$

如果是 5 根干涉条纹，则氧化层厚度约为 0.9 微米。

因为条纹是产生在台阶的区域，所以在腐蚀时希望台阶宽一些，否则条纹就挤在一起，不容易辨别清楚。一般用 48% 的氢氟酸腐蚀效果还比较好。

2. 辨色法估计氧化层厚度 另外还有一种比较简便的估计氧化层厚度的方法，就是辨色法。利用氧化层厚度不同时在白光照射下所显示的不同干涉色彩，就可以大致确定氧化层的厚度。表 5-4 列出了在各种不同厚度时氧化层的干涉色彩。由表 5-4 可以看出，随着氧化层厚度的逐渐增加，它的颜色是循环变化的，即由紫到蓝、绿……到红，再到紫、蓝……，对应于同一种干涉色彩，可能有好几种氧化层厚度。所以单单凭紫色不能够确定氧化层厚度是 6500 埃，还是 4650 埃，或 2750 埃，还必须同生长氧化层的温度和时间结合起来考虑。

表 5-4 不同氧化层厚度的干涉色彩

颜 色	氧化 层 厚 度 (埃)			
灰	100			
黄 褐	300			
蓝	800			
紫	1000	2750	4650	6500
深 蓝	1500	3000	4900	6800
绿	1850	3300	5200	7200
黄	2100	3700	5600	7500
澄	2250	4000	6000	
红	2500	4350	6250	

当氧化层的厚度超过 7500 埃时，色彩的变化就不明显，因此用这种方法只有对 1 微米以下的氧化层才能适用。

另外还应当注意到，氧化层的干涉色彩是随着观察者的视角

不同而变的。表 5-4 中所列的颜色应当是照明光和眼睛垂直于硅片表面时所看到的颜色。

### 5-5-2 扩散深度的测量

扩散深度测定的方法和氧化层厚度测定的方法类似，主要的问题是结深如何显示。

将扩散片子固定在磨角器上抛光，如图 5-31 所示。磨角抛光后， $p-n$  结的交界处  $B$  就露出在磨角的表面。如何确定  $B$  点的位置呢？一般可以采用硫酸铜染色法，硫酸铜溶液的配方为：

硫酸铜 ( $CuSO_4 \cdot 5H_2O$ )

200 克/升

氢氟酸 (48% HF)

10 克/升

将磨角抛光后的硅片放入硫酸铜溶液中，用灯光照 30 秒左右，就会在  $p-n$  结交界处的  $n$  区一边染上了铜，如图 5-32 所示。 $p-n$  结的边界处就出现了一条明显的分界线。如果染色时间过长，则整块硅片都会染上铜，就分不出  $p-n$  结的边界位置。因此，一般是在显微镜下观察铜染上的情况，以确定染色所需的时间。




图 5-32 扩散深度测量示意图

测量方法和测量氧化层厚度的方法类似，只是在硅片的面上多加上一块平板玻璃。干涉条纹是平板玻璃的下表面反射的光线和硅片表面反射光线相干涉所产生的，计算公式和(5-8)式相同。因为空气的折射率等于 1，因此扩散深度为：

$$x_d = x \cdot \frac{\lambda}{2} \quad (5-9)$$




图 5-31 扩散片子的磨角抛光

如果用钠灯照明，看到未被铜染色区域有9根干涉条纹，即可知扩散深度为：

$$x_d \approx 9 \times \frac{0.6}{2} = 2.7 \text{ 微米}$$

为了不使条纹太密，图5-32中的 $\theta$ 角要小一些，一般为 $1\sim 5^\circ$ 。

如果平板玻璃紧贴硅片的面涂上一层半透明银（或铝）膜，则条纹可以更清晰。

测量扩散深度时要求硅片表面光亮、清洁，使钠光易被表面反射，因此磨角时不能用金刚砂，需要用水抛光，这样可以获得反射良好的表面。

### 5-5-3 四探针法测量扩散层的薄层电阻

四探针是用四根彼此相距为 $S$ 的钨丝探针，并且针尖要在一直线上。测量时将针尖压在硅片的表面（如图5-33所示），外面两根探针通电流 $I$ ，测量中间两根探针的电压 $V$ 。如果硅片很大（即它的长度 $l$ 和宽度 $a$ 比探针间距 $S$ 大很多），则薄层电阻可以根据下式计算：




图5-33 四探针法测量  
薄层电阻

$$R_t = \frac{\pi}{\ln 2} \cdot \frac{V}{I} = 4.53 \cdot \frac{V}{I} \quad (5-10)$$

但是一般测量时硅片并不很大，而且实际的扩散片子有两种情况：一种是单面扩散，如图5-34(a)；另一种是双面扩散，如图5-34(b)。不论是双面扩散或单面扩散，(5-10)式必须校正为：

$$R_t = C \frac{V}{I} \quad (5-11)$$

其中 $C$ 是校正因子，其数值根据硅片的尺寸和探针间距而定。对不同片子的长度 $l$ 、宽度 $a$ 、厚度 $b$ 和探针间距 $S$ ， $C$ 的数值列在表5-5和表5-6中。




图 5-34 测量薄层电阻的两种扩散硅片

表 5-5 双面扩散片子的校正因子  $C$

$\frac{a+b}{S}$	1	2	3	4
1.00			1.9976	1.9497
1.25			2.3741	2.3550
1.50		2.9575	2.7113	2.7010
1.75		3.1596	2.9953	2.9887
2.00		3.3381	3.2295	3.2248
2.50		3.6408	3.5778	3.5751
3.00	4.9124	3.8543	3.8127	3.8109
4.00	4.6477	4.1118	4.0899	4.0888
5.00	4.5790	4.2504	4.2362	4.2356
7.50	4.5415	4.4008	4.3946	4.3943
10.00	4.5353	4.4571	4.4536	4.4535
15.00	4.5329	4.4985	4.4969	4.4969
20.00	4.5326	4.5132	4.5124	4.5124
40.00	4.5325	4.5275	4.5273	4.5273
$\infty$	4.5324	4.5324	4.5324	4.5324

表 5-6 单面扩散片子的校正因子  $C$

$a/S$	1	2	3	$\geq 4$
1.00			0.9988	0.9994
1.25			1.2467	1.2248
1.50		1.4788	1.4893	1.4893
1.75		1.7196	1.7238	1.7238
2.00		1.9454	1.9475	1.9475
2.50		2.3532	2.3541	2.3541
3.00	2.4575	2.7000	2.7005	2.7005
4.00	3.1137	3.2246	3.2248	3.2248
5.00	3.5098	3.5749	3.5750	3.5750
7.50	4.0095	4.0361	4.0362	4.0362
10.00	4.2209	4.2357	4.2357	4.2357
15.00	4.3882	4.3947	4.3947	4.3947
20.00	4.4516	4.4553	4.4553	4.4553
40.00	4.5120	4.5129	4.5129	4.5129
$\infty$	4.5324	4.5324	4.5324	4.5324

下面讨论一下测量装置。四探针测量装置的线路如图 5-35 所示。

通过硅片的电流大小由可变电阻调节，并由毫安表读出，一般调节在 1~2 毫安；中间两根探针的电压数值由电位差计读出，根据读数由公式(5-11)计算薄层电阻。




图 5-35 电位差计测量薄层电阻

例如一块双面扩散硅片， $l=4$  毫米， $a=2$  毫米， $b=0.5$  毫米，四探针间距  $S=0.8$  毫米，则  $\frac{a+b}{S} \approx 3$ ,  $\frac{l+b}{a+b} \approx 2$ , 由表 5-5 查得  $C = 3.8543 \approx 4$ 。调节电流  $I=1$  毫安，电位差计上电压  $V=50$  毫伏，即可计算出：

$$R_s = C \cdot \frac{V}{I} \approx 4 \cdot \frac{50}{1} = 200 \text{ 欧姆/方}$$

在工厂中为了简化计算，往往将测量装置改进为直读式，如图 5-36 所示。它的左边部分用来测量中间两根探针的电压。当调节电阻箱  $R_x$ ，使通过电流计  $G$  的电流为零，则探针两端的电压  $V$  就等于电阻箱  $R_x$  两端的电压，也就是流过电阻箱的电流  $i$  同  $R_x$  的乘积。而  $i$  可以由微安表指示。图 5-36 右边部分是测量和调节通过外面两根探针的电流，由毫安表读出电流  $I$ 。例如，硅片的尺寸




图 5-36 测量薄层电阻的直读装置

和探针间距与上例相同，即  $C \approx 4$ ，那末可以固定毫安表读数为  $I = 1$  毫安，微安表读数为 25 微安，则：

$$R_s = C \cdot \frac{V}{I} = 4 \times \frac{25 \times 10^{-6}}{10^{-3}} R_x = 0.1 R_x$$

测量时只要调节  $R_x$  的数值，使电流计  $G$  不偏转，此时  $R_x$  读数的  $1/10$  就是薄层电阻的数值。例如  $R_x = 500$  欧姆，则  $R_s = 50$  欧姆/方。

#### 5-5-4 扩散结伏安特性的测量

一般做好基区扩散后，要测量隔离  $p-n$  结和集电结的伏安特性。做好发射区后要测量共发射极电流放大系数  $\beta$ 、发射极-基极击穿电压  $BV_{ao}$ 、基极-集电极击穿电压  $BV_{cb}$  和发射极-集电极击穿电压  $BV_{ceo}$ 。

测量装置可用国产的 JT-1 晶体管特性图示仪和一个放置样品的多头探针架（如图 5-37 所示），在 JT-1 和多头探针架之间接一个自装的附加电路，附加电路由一个倒向开关和多档开关组成，如图 5-38(a) 所示。

实际上 JT-1（对  $n-p-n$  晶体管）的  $C$  是一个正电压， $B$  是一个阶梯波输入， $E$  是接地的。

测量探针 (e) 接在发射区，探针 (b) 接在基区，探针 (s) 接隔离槽或衬底，如图 5-38(b)。

基区扩散后的样品，测量时不用探针 (e)。测量方法如下：

1. 隔离  $p-n$  结击穿电压  $BV_{ceo}$  的测量 倒向开关放在  $\ominus$  一边，多档开关放在第 3 档，此时 (b) 接 JT-1 的  $C$ ，即 (b) 加上正电压，(s) 接 JT-1 的  $E$ ，即 (s) 加上负电压（接地）。由图 5-38(b) 知道，这时的接法相当于反向的  $ce$  结和正向的  $bc$  结串联，因此测量出来



图 5-37 多头探针架




图 5-38 测量伏安特性附加装置

的击穿电压就是  $cs$  结的击穿电压  $BV_{ces}$ 。 $BV_{ces}$  的值要求不小于 60 伏。

2. 集电结击穿电压  $BV_{cbo}$  的测量 倒向开关放在  $\oplus$  一边, 多档开关仍放在第 3 档, 此时 (s) 接 JT-1 的  $C$ , 即 (s) 加上正电压, (b) 接 JT-1 的  $E$ , 即 (b) 加上负电压 (接地)。这时的接法相当于反向的

$bc$  结和正向的  $cs$  结串联, 因此测量出来的击穿电压就是  $bc$  结的击穿电压  $BV_{cbo}$ 。 $BV_{cbo}$  的值要求不小于 20 伏。

测量发射区扩散后的样品时, 图 5-38(b) 中的探针都要接好, 倒向开关始终放在  $\oplus$  一边。具体测量方法如下:

#### 1. $\beta$ 的测量 多档开关放

在第 1 档, (s) 接 JT-1 的  $C$ , 即正电压, (b) 接 JT-1 的  $B$ , 即基极有阶梯波输入, (e) 接 JT-1 的  $E$ 。这




图 5-39 晶体管特性曲线

时图示仪上出现一组如图 5-39 的特性曲线，从图上得到阶梯高为 50 微安，相邻两曲线间  $I_c$  相差 1 毫安，因此  $\beta = 1000/50 = 20$ 。一般门电路中要求晶体管的  $\beta = 20 \sim 50$ 。

2.  $BV_{ceo}$  的测量 多档开关放在第 2 档，即 (s) 接 JT-1 的 C，是正电压，(b) 是空档，(e) 接 JT-1 的 E，这样即测出  $BV_{ceo}$ 。一般要求  $BV_{ceo}$  不小于 6 伏。

3.  $BV_{cbo}$  的测量 多档开关放在第 3 档，即 (s) 接 JT-1 的 C，是正电压，(e) 是空档，(b) 接 JT-1 的 E，这样即测出  $BV_{cbo}$ 。一般要求  $BV_{cbo}$  不小于 20 伏。

4.  $BV_{ebo}$  的测量 多档开关放在第 4 档，即 (e) 接 JT-1 的 C，是正电压，(s) 是空档，(b) 接 JT-1 的 E，这样即测出  $BV_{ebo}$ 。一般要求  $BV_{ebo}$  在 6~9 伏。

## 5-6 氧化扩散系统设备

氧化扩散系统的主要设备是扩散（氧化）炉和温度控制系统。我们已经知道，在扩散工艺中，温度对结果的影响是很大的，因此保持扩散过程中温度不变和放置硅片的区域中温度均匀，是实际工作中需要很好解决的问题。“武器是战争的重要的因素”，为了提高生产的水平和质量，我们需要采用先进的扩散设备；但是武器“不是决定的因素，决定的因素是人不是物”，炉子是靠人来掌握和运用的，土炉子同样能够生产出好产品来。用毛泽东思想武装起来的中国工人阶级，坚持“独立自主、自力更生”的方针，因陋就简，土法上马，用自己制造的土炉子造出了很好的平面管和集成电路；另一方面，还不断革新、成批生产了性能优良的大型管式扩散炉和温度自动控制系统，用这些先进设备来夺取生产的更大跃进。

下面我们简单介绍一种自制扩散（氧化）炉和温度控制系统。

### 5-6-1 扩散（氧化）炉

扩散（氧化）炉的外形如图 5-40 所示，图 5-41 是它的结构示意图。这种炉子是用高温电热丝（一种合金电热丝）绕成的，可以

加热到炉内温度达  $1300^{\circ}\text{C}$ ，足够一般扩散和氧化应用。温度用铂铑热电偶测量。放置扩散样品的区域，温度差别要求在  $\pm 1^{\circ}\text{C}$  以内，这一区域称为恒温区。为了使恒温区域较大，在绕高温电热丝时中间比较稀，两头较密。具体稀密的比例要视炉体结构而定。图 5-41 中的尺寸表示出一个具体扩散炉绕线的数据。一般希望恒温区长度不小于 20 厘米。

在测量炉温分布时，要通气测量，并且流量要和实际扩散时流量






图 5-40 扩散(氧化)炉外形



(a) 扩散炉结构剖面图及炉温分布



(b) 氧化铝管(刚玉管)尺寸

图 5-41 扩散炉内部结构示意图

相同，因为不同的流量，使炉温分布有所变化。

### 5-6-2 扩散炉温度控制系统

扩散时对温度的稳定性要求很高，一般希望在长时间内温度的起伏不超过  $\pm 1^{\circ}\text{C}$ ，并且在突然的温度变化后（例如石英船推入炉内）能迅速地恢复到原来的温度，所以在扩散过程中要对炉温进行控制。在过去的生产中，大多采用调压变压器进行人工控制，效率比较低，效果也不好。伟大领袖毛主席指出：“社会的财富是工人、农民和劳动知识分子自己创造的。只要这些人掌握了自己的命运，又有一条马克思列宁主义的路线，不是回避问题，而是用积极的态度去解决问题，任何人间的困难总是可以解决的。”用毛泽东思想武装起来的我国工人阶级，发扬了敢想敢干的革命大无畏精神，终于在短短的几个月内，试制出了多种温度精密控制仪，经过试验，效果都很好。现将国产的 TXU 型温度控制仪（具体线路见附录七）的原理介绍如下：

控制仪的方框图如图 5-42 所示。它由热电偶、参考电压、光点检流计、电桥、方波发生器、交流放大器、相敏检波器、微分积分电路、相移脉冲、可控硅等组成。电桥的一臂是放置在光点检流计内的一个光敏电阻，当光点检流计里的光点在“零”位置的时候，光敏电阻的阻值恰好使电桥达到平衡，当光点偏离“零”位置时，使光敏电阻的阻值改变，破坏了电桥的平衡。

参考电压是一个可调节的标准电压，它的数值根据温度而定。如果要控制的温度为




图 5-42 扩散炉温度控制系统方框图

1200°C，根据铂-铂铑热电偶电动势和温度关系的数据知道，1200°C时热电偶的电动势是11.935毫伏，因此将参考电压的数值调节在11.935毫伏。这时，如果炉子的温度刚好是1200°C，参考电压同热电偶电动势抵消，没有电流流过光点检流计，光点不产生偏离，仍在“零”位置上，电桥没有讯号输出。如果炉内温度偏离了1200°C，参考电压同热电偶电动势不能完全抵消，有电流流过光点检流计，使光点偏离“零”位置，改变了光敏电阻阻值，破坏了电桥的平衡，有讯号输出。这输出的讯号载在由方波发生器产生的方波上，送到交流放大器进行放大，又经过相敏检波器检波。微分积分电路是一个校正电路。由于炉子的温度对于所加的电流具有一定的惯性（延迟特性），所以控制炉温就必须对炉子的这一特性作一校正。本线路所采用的微分积分线路是一种最简单的校正电路。电阻和电容构成一微分电路，在炉温开始有一个微小变化的趋势时，由于电路微分作用，在电阻两端就有一个较大的讯号输出，通过后面的相移脉冲线路及可控硅使炉温获得迅速校正。但由于微分电路不能对一个稳定的偏离作出反应，所以还必须加入积分电路，它的作用就在于对一个稳定的偏差通过积分逐步作出反应，使炉子克服这种稳定的偏差。它的另一个作用是具有克服由于微分作用太强而引起炉温的“振荡”（波动）现象。一般该系




图 5-43 温度控制仪外形

统可控制炉温的起伏不超过±1°C。

图 5-43 为扩散炉温度控制仪外形之一。

## 5-7 工艺中碰到的问题及解决办法

伟大领袖毛主席教导我们说：“认识从实践始，经过实践得到了理论的认识，还须再回到实践去。认识的能动作用，不但表现于

从感性的认识到理性的认识之能动的飞跃，更重要的还须表现于从理性的认识到革命的实践这一个飞跃。”氧化扩散中可能会出现的问题比较多，这就需要我们运用前面所学的理性知识，对实际情况作仔细的调查和分析，找出这些问题产生的原因和克服的办法，从而达到“逐步地克服困难，开展顺利的新局面”。

下面列举了一些在氧化扩散工艺中常见的问题，分析它们的产生原因和解决办法，这都是工人老师傅在长期实践过程中所积累的宝贵经验。

### 5-7-1 隐埋扩散中的一些问题

1. 薄层电阻偏大（即大于 20 欧姆/方） 薄层电阻偏大实质上是反映了进入硅片的杂质总量较少，它的坏处是增加晶体管集电极的串联电阻，引起晶体管的饱和压降增大，这就容易使门电路的低电平不合格。

用箱法梯扩散产生薄层电阻偏大有两种可能：

(1) 表面发生氧化，即观察到表面是深蓝的颜色。产生氧化的原因是扩散系统中有水汽存在，如：①氮气纯化系统有毛病，因此氮气中含有水汽，使硅片氧化；②源潮解，源中的水分在扩散时使硅片氧化；③硅片清洁后未烘干，因此残余在硅片上的水分在扩散时使硅片氧化。

硅片表面上生成附加氧化层的结果是使表面的杂质浓度降低，因而薄层电阻增大。

解决的办法：检查纯化系统是否失效；源是否充分脱水；硅片是否严格烘干。

(2) 未发现有表面氧化，而薄层电阻仍然偏高。主要原因是石英箱不密封，很可能是长期加热后石英箱形变引起，这样箱内源蒸气压大大降低，以致使扩散层表面浓度降低，导致薄层电阻增大。另外一个是源浓度不够或源的量太少。

解决的办法：检查石英箱，如果不密封，则用金刚砂磨平或调换新的。如果石英箱是好的，一般是源的问题，则应调换新源。

2. 表面产生合金点 表面产生合金点，在肉眼观察时是一片白雾状，在显微镜下观察，上面是一些黑色合金小圆点。有合金小点的样品如果去外延，则在合金点上不能生长单晶而是生长多晶，因此不能在这个片子上做晶体管，所以必须避免。合金点产生的原因：

- (1) 扩散温度太高。一般可能是温度控制系统失控所引起的；
- (2) 配制扩散源时三氯化二锑过量。

解决的办法：检查温度控制器，如果正常，则应重新配制新的扩散源。

### 5-7-2 隔离扩散中的一些问题

1. 扩散不透 隔离扩散后，用探针测量同一片上的两个电路的隔离槽之间，或隔离槽和衬底之间有二极管性能（正常情况应该是相通的），这就是扩散不透的现象，如图5-44所示。造成不透的原因：




图 5-44 隔离扩散不透

- (1) 预淀积时氮气纯化

系统有毛病，氮气中含有水汽，因此使硅片表面氧化。这种片子预淀积后有深蓝的颜色，氧化的结果使进入硅片的杂质较少，造成不透。

(2) 源被水解或管道系统漏气，因此使进入系统的杂质蒸气浓度减少。

(3) 外延层太厚、扩散时间过短或扩散温度过低。

解决的办法：扩散前检查纯化系统是否漏气。扩散前要查明外延层厚度，如果外延层太厚，可适当增加预淀积及再分布的时间。

如果上述现象已经产生，可采用重新扩散的方法，即把氧化层除去，并重新氧化，光刻隔离槽后再进行浓硼扩散，这样就可解决上述问题。

2. 穿通 穿通就是扩散过程中, 硅片的整个表面都变成 $p$ 型。通常这种现象较少发现, 主要是由于氧化层太薄或漂去硼硅玻璃时减薄了氧化层, 在扩散时失去了掩蔽作用, 导致片子表面都有 $p$ 型杂质, 如图5-45所示。




图 5-45 隔离穿透

解决的办法: 在硅片扩散前观察氧化层, 一般隔离扩散时氧化层厚度约1.0~1.2微米, 如果氧化层太薄就可能发生穿透现象。在光刻时可通过腐蚀时间来判断氧化层的厚度, 氧化层薄, 光刻腐蚀的时间就短。如果氧化层太薄, 可以增加氧化时间使氧化层适当加厚。

3. 表面产生合金点 在隔离预淀积后发现隔离槽内的表面有白雾状, 而放在显微镜下观察发现有黑色小圆点, 如图5-46所示。这些小黑点实际上是一些合金点, 主要原因是杂质浓度太高, 工艺操作上的毛病往往是温度自动控制系统失控, 而使扩散温度大大提高。一般预淀积温度超过1100°C, 往往容易产生这种现象。

解决的办法: 主要是经常观察温度控制情况, 失控时, 进行手控适当调低温度。如果合金化已经发生, 则根据不同情况分别处理: 如果合金化不太严重, 则可以在再分布后, 基区氧化前先进行一次短时间的氧化(5~10分钟), 然后再用氢氟酸泡去氧化层, 这样可使隔离槽内存在的少量较细的合金点去除; 如果合金点稍微严重些, 可以放入95~98%硫酸中煮, 发烟30分钟后, 可以看到有明显改善; 但如果合金化非常严重, 则这批片子只能报废。因为大量合金点不去除, 由于凸出的合金点而使以后光刻造成困难; 另外, 合金点上不能生成氧化层, 以后通过隔离槽的铝引线就有可能




图 5-46 隔离槽内有合金点

和合金点短路，造成整个电路失效。

4. 低击穿或管道型击穿 在隔离扩散后，测量隔离结的伏安特性，发现有时有低击穿或管道型击穿现象，如图 5-47 所示。适当增加再分布时间以后，伏安特性仍能够恢复正常。




图 5-47 低击穿和管道型击穿

产生这种现象的可能原因是：

- (1) 层错密度或位错密度过高；
- (2) 表面有破坏点。

当外延层的层错或位错密度过高，以及表面存在破坏点时，杂质沿层错或位错线和破坏点的扩散比在完整单晶内的扩散快。如果这些层错、位错或破坏点位于隔离槽边缘，则在隔离扩散过程中，杂质在这些局部点处的快速扩散使隔离槽边缘出现管道，如图 5-48(a) 所示。当电压增加时，管道尖端的电场特别强，因此在该处首先击穿，就形成一条由  $p^+$  区经管道到  $n$  区的通路。如果管道本身的体电阻很小，这就是图 5-47 中的低击穿情况；如果管道本身的体电阻较大，则电流就缓慢增加，这就是图 5-47 中的管道型击穿。如果增加再分布时间，则位错、层错或破坏点引起的局部扩散区域已被  $p$  型衬底和正常扩散区 ( $p^+$  区) 所包围，如图 5-48(b) 所示，因而击穿电压又恢复正常。




图 5-48 层错或位错和破坏点引起低击穿或管道型击穿示意图

实际工作中发现往往层错是引起低击穿或管道型击穿的主要原因，一般层错密度较高的外延片，隔离扩散的  $p-n$  结经常出现低击穿或管道型击穿。

5. 软击穿 在测量隔离结的伏安特性时，有时出现软击穿现象，一般有两种不同情况：

- (1) 在一定的漏电流后出现击穿，如图 5-49(a)；
- (2) 没有明显的击穿点，如图 5-49(b)。




图 5-49 软击穿

对于造成这两种现象的原因，根据实践的经验可作如下的解释：

(1) 图 5-49(a) 的情况一般通过金扩散能够改善，因此认为其原因是由于操作时清洁工作不好，扩散时引入铁、镍、铜等快扩散杂质，这些杂质积聚在位错线或其他缺陷附近，因而引起很大的漏电流。金扩散的作用可能是将这些杂质从位错线或其他缺陷附近吸附到硅片背面，这样就改善了隔离结的特性。但目前对金的真正作用并不十分清楚。

(2) 图 5-49(b) 的情况一般通过金扩散无法改善，而是由于预淀积的杂质浓度较低所引起，因此隔离槽重新预淀积和再分布扩散后，性能就改善。

另外，外延层的质量不好也是引起软击穿的重要原因。如果

外延层是高补偿的  $n$  型层（即外延层中有相当数量的  $p$  型杂质），则隔离结总是软击穿，而且无法加以改善。

### 5-7-3 基区扩散中的一些问题

1. 薄层电阻偏高 在基区预淀积后测量硅片薄层电阻，发现有偏高的现象。造成薄层电阻偏高的主要原因是：

- (1) 氮气纯化系统有毛病，氮气中混有水汽，硅片在扩散过程中产生氧化，这样部分掩蔽了硼向硅内的扩散。
- (2) 预淀积温度控制偏低。
- (3) 源使用时间较长，液体减少很多，当氮气通过源瓶时不鼓泡，如图 5-50 所示，使带到管道内的源蒸气浓度减少。另外，源水解变质也会降低浓度。



图 5-50 源量太少通气时不鼓泡

- (4) 管道有漏气或石英管壁吸附硼原子的数量不饱和，使杂质源蒸气流失或被石英管大量吸收，因而使浓度大大降低。

解决的办法：正确选择预淀积的温度，可以在扩散正片前，先用试片试条件，炉温要控制在  $\pm 1^{\circ}\text{C}$ ；在扩散前检查氮气气流和纯化系统；在使用新石英管或刚清洗好的石英管时，要通源加温，使石英管管壁吸附硼达到饱和状态，并且要检查管道有否漏气。如果已出现薄层电阻偏高现象，也可用下面的办法来加以改善：

- (1) 当测出样片的薄层电阻偏高时，可把正片放进扩散炉再预淀积一段时间，这样可使薄层电阻减小。
- (2) 如果薄层电阻偏高不太厉害，也可在再分布扩散时适当增加通干氧的时间，使积聚在氧化层中的杂质减少，这样再分布扩散后薄层电阻就可达到正常。

如果再分布后薄层电阻仍偏高，则对电路的影响是使电路中

电阻数值偏大。另外使发射极和集电极之间的漏电流增加，严重的甚至可使发射极和集电极短路。

2. 薄层电阻偏低 预淀积后薄层电阻偏低的主要原因是由于杂质蒸气压太高而形成的，严重的甚至出现表面合金化。导致蒸气压过高的原因是通源的氮气流量太大。另外，预淀积的温度过高也会使薄层电阻偏低。

解决的办法：正确选择和控制预淀积的扩散温度，在扩散过程中温度起伏不大于  $\pm 1^{\circ}\text{C}$ ；通源的氮气流量控制在 40 毫升/分以下。

如果预淀积后薄层电阻偏低现象已经产生，可在再分布扩散时减少通干氧的时间，严重的可不通干氧，一开始就通湿氧，这样可使更多的杂质积聚在氧化层中，使再分布扩散后薄层电阻达到正常。

如果再分布扩散后薄层电阻仍偏低，则对电路的影响是电阻值偏小，这就使输入二极管短路电流  $I_{rd}$  增大；同时，晶体管的电流放大系数做不大。另外，还可能使发射结的击穿电压  $BV_{eb}$  降低。

3. 扩散结太深或太浅 扩散结太深或太浅主要是再分布扩散温度控制的问题，温度太高，则结就深，温度太低，则结就浅。

结太深的后果是电流放大系数  $\beta$  不易做大，如太浅则发射区和集电区容易穿通。

这个问题一般通过控制发射区磷扩散的温度或时间来适当调整  $\beta$  值。

4. 薄层电阻正常而集电结软击穿 造成集电结软击穿的因素比较复杂，配合其他现象的观察，估计其产生的主要原因如下：

(1) 光刻基区不干净，基区表面留下有氧化层小岛，因此在基区扩散后形成  $n$  型管道。如果是这种原因引起，则往往在发射区扩散后，发现发射极和集电极之间是低击穿或管道型击穿，严重的甚至产生短路。

(2) 光刻基区边界严重不整齐。如果是这种原因引起，则样

品在显微镜下可以明显的看到边界曲折不齐的现象。

(3) 系统及硅片清洁处理不好, 表面吸附离子, 扩散后形成表面漏电。

5. 薄层电阻正常而集电结低击穿或管道型击穿 通常外延层质量较差时, 集电结中低击穿较多, 而管道型击穿则较少碰到。产生低击穿或管道型击穿的主要原因如下:

(1) 表面破坏点 (这和隔离结低击穿或管道型击穿的原因相同)。

(2) 材料层错或位错密度太大 (这和隔离结低击穿或管道型击穿的原因相同)。

(3) 预淀积形成合金点。这个现象可以在显微镜下观察到。

(4) 扩散时有快扩散杂质。如铜、铁、镍等混入则引起低击穿, 有时是低软击穿, 如图 5-49(a) 的情形。这种现象一般在金扩散后是不存在的。

(5) 外延层太薄, 基区扩散后和隐埋扩散结相碰, 结果引起低击穿。

上述五种原因, 除(1)、(3)以外, 都是外延层质量不好所引起。

6. 基极-衬底(b-s)短路 产生基极-衬底短路一般可能有下列几个原因:

(1) 隔离光刻时在基区的地方有针孔, 因此隔离扩散后针孔的地方已经和衬底连通, 所以基区扩散后就引起基极-衬底短路,

而且往往是基极-衬底短路的主要原因。

(2) 在基区扩散或基区氧化时在隔离槽和基区之间也引入硼, 因此表面有一薄层 p型层, 这样就使基极-衬底短路。

(3) 层错或位错以及表面破坏点可能使杂质沿这些地方扩散特别快, 结果使这些点和 p型衬底相通, 如图 5-51 所示。




图 5-51 层错或位错以及表面  
破坏点引起基极-衬底短路

快, 结果使这些点和 p型衬底相通, 如图 5-51 所示。

#### 5-7-4 发射区扩散中的一些问题

1. 集电结击穿电压不均匀 基区扩散后送来的片子，有时集电结的反向性能的均匀性很差，即有些击穿电压高，有些击穿电压低，这样就应该对高击穿电压和低击穿电压的片子分别做磷扩散。对低击穿电压的片子，磷扩散时应适当降低扩散温度和扩散时间，这样可提高成品率。

2. 发射区杂质表面浓度太低 如果发射区杂质表面浓度太低，即使增加磷扩散温度和时间，电流放大系数 $\beta$ 也做不高，如果再增加磷扩散时间，发射极和集电极就要穿通。发射区杂质表面浓度降低可能是由于在液态源扩散时，没有通氧气，则三氯氧磷分解不充分，表面发乌，这样使磷的表面浓度下降；另外，亦可能是源变质发黄，这样 $eb$ 结的特性也会变软。

3. 发射区和集电区发生穿通（即 $e$ 、 $c$ 短路） 这种现象主要由下列原因所引起：

(1) 基区光刻不干净，在基区内留下 $n$ 型管道，磷扩散后，引起发射极和集电极穿通，如图 5-52 所示。




图 5-52 基区 $n$ 型管道使 $e$ 、 $c$ 短路




图 5-53 层错或位错以及表面破坏点使 $e$ 、 $c$ 短路

(2) 外延层有较高的层错或位错密度以及表面破坏点。这种情况同前面讲到过的集电结低击穿相似，在磷扩散时，磷也沿着这些点很快扩散，引起发射区和集电区穿通，如图 5-53 所示。

4. 基区表面沟道效应 在测量发射极-集电极的伏安特性时，有时出现如图 5-54 所示的图形（形状象靠背椅子）。这是由于

氧化层中有正离子，使  $p$  型基区表面产生  $n$  型沟道的缘故。一般基区杂质浓度较低时容易出现这种情况。




图 5-54 基区表面沟道效应  
解决的办法：氧化时注意清洁工作，不要有正离子（如  $\text{Na}^+$ ）混入，另外保证基区杂质浓度不要太低，这样一般说来就可避免。  
如果沟道效应已经出现，可以通过再次短时间的金扩散来消除。再次金扩散的条件为：扩散温度  $1050^\circ\text{C}$ ，扩散时间  $5\sim 8$  分钟。如果  $\beta$  已经较大，则扩散时间短些；如果  $\beta$  尚不够大，则扩散时间稍长些。因为金在  $n$  型硅中可起  $p$  型杂质的作用，因此能消除基区表面的沟道。

另外，还发现发射区扩散和三次氧化后晶体管的性能基本上是好的，但到蒸发铝引线后测量时发现有沟道效应，而将铝引线腐蚀掉沟道效应又消失。这是因为蒸发铝引线前清洁工作未做好而在氧化层面上吸附离子所引起。因此，只要注意了蒸发铝引线前的清洁工作，沟道效应就可以避免。合金化时通磷蒸气，也可消除沟道效应。

### 5. 发射结尖峰引起集电结管道型击穿

发射区扩散时，硅片




图 5-55 发射结扩散时沾污引起的尖峰




图 5-56 由于发射结尖峰而引起的集电结的管道型击穿

表面沾污的杂质颗粒会在氧化层窗口的边缘处引起局部合金化，形成加强扩散的液体源，结果在发射结的局部地区出现尖峰，如图 5-55 所示。当集电极电压  $V_{ce}$  达到  $V_s$  时，集电结势垒区就碰到尖峰顶端使两个  $n$  区连在一起。如果再升高集电极电压，则发射结就要处于反向偏置状态。当  $V_{ce}$  达到  $V_s + BV_{ceo}$  时，发射结就开始击穿，引起集电区经过尖峰、发射区、已击穿的发射结到基区的通路，这条通路中尖峰本身的电阻比较大，所以电流是缓慢上升的，如图 5-56 所示。当  $V_{ce}$  达到  $BV_{ceo}$  时，电流迅速上升，这就是集电结本身的击穿。

另外，外延层中的层错和位错以及表面破坏点也都可能形成发射结尖峰，因而引起集电结管道型击穿。基区光刻不干净（还没有严重到使  $ec$  短路）也可能出现类似的现象。

### 5-7-5 氧化层的一些问题

一般实际工作中会碰到下列一些问题：

1. 氧化层厚度不均匀 氧化层厚度均匀的硅片，整个片子的颜色是单一的，如果氧化层厚度不均匀，硅片各处的颜色就不相同。引起氧化层厚度不均匀的主要原因是氧化炉温度不均匀。氧化层厚度不均匀会影响光刻操作，因为光刻操作中腐蚀时间是根据氧化层厚度来控制的，氧化层不均匀就无法选择一个合适的腐蚀时间。

解决的办法：主要是使氧化炉有一个长而均匀的恒温区，而且存放硅片的石英船要完全放置在恒温区内。

2. 氧化层上有斑点 氧化层上产生各种斑点的主要原因有下列几个：

(1) 氧化前清洁工作没有做好，硅片表面残留微粒杂质，而在杂质沾污处不能很好生长氧化层，因而引起小的黑斑。这个问题只要注意清洁工作就可解决。

(2) 在氧化过程中，石英管由于长期在高温工作而剥蚀下来的微粒跌落在硅片表面，这就在表面产生凸出斑点。如果氧化时

硅片面向下就可避免这种斑点产生。

(3) 石英管口凝聚的小水点飞溅在硅片面上而产生小花斑。只要适当控制氧气流量，就可使含有水滴的氧气不能直接冲到硅片上。

这些斑点的出现可使氧化层在这些点对杂质不起掩蔽作用。另外，一些凸出的斑点还影响光刻操作，因此在工艺中应当避免。

3. 氧化层有针孔 由于硅片质量不好，有严重的位错，而位错处又集中了快扩散杂质(如铜、铁等)，则该处就不能很好生成氧化层，这就成为氧化层上的针孔，而这些针孔肉眼往往不能辨别，结果是引起大量漏电甚至短路。

以上所说的各种问题及其原因，有的还是不完全的，它可以作为参考，但必须结合具体情况加以分析运用。

伟大领袖毛主席教导我们说：“矛盾不断出现，又不断解决，就是事物发展的辩证规律。”随着工艺的进展，原来的问题解决了，还会有新的问题出现，氧化扩散工艺中所不断出现的新的矛盾，还有待于我们去不断实践加以解决。

## 毛 主 席 语 录

读书是学习，使用也是学习，而且是更重要的学习。从战争学习战争——这是我们的主要方法。没有进学校机会的人，仍然可以学习战争，就是从战争中学习。革命战争是民众的事，常常不是先学好了再干，而是干起来再学习，干就是学习。

## 第六章 光刻工艺

### 6-1 光刻工艺简单介绍

早期制造的晶体管由于不能严格控制扩散  $p-n$  结的尺寸和图形，因而在制造高频大功率晶体管时碰到很大的困难。对于制造集成电路来说，扩散的图形更为复杂，单用扩散工艺是根本无法完成的。伟大领袖毛主席教导说：“在生产斗争和科学实验范围内，人类总是不断发展的，自然界也总是不断发展的，永远不会停止在一个水平上。因此，人类总得不断地总结经验，有所发现，有所发明，有所创造，有所前进。”光刻技术是将原来印刷工业中制造印刷版的技术，移植到半导体器件制造工艺中来，并且加以改进而发展起来的一种新技术。这种光刻技术和氧化层对扩散杂质的掩蔽作用巧妙地结合起来，使集成电路中极为复杂的扩散图形和引线图形能够完美地实现。光刻技术的应用，大大地推进了半导体器件和集成电路工艺的发展。

在第一章中我们已经介绍过集成电路的整个工艺流程，从流程中可以看到，光刻工艺一般是在氧化以后、扩散以前进行的。为什么在扩散前必须进行光刻呢？下面我们就来说明这个问题。

图 6-1 是集成电路中  $n-p-n$  晶体管的结构图， $n$  型外延层作

为集电区，在它的一定范围内扩散硼以形成  $p$  型基区，在基区的一定范围内扩散磷以形成  $n$  型发射区。磷和硼都只能在图 6-1 中规定的区域内进行扩散，不能超过这个范围。杂质在规定区域内的扩散一般称为定域扩散。怎样来保证杂质在硅内进行定域扩散呢？利用光刻技术就能达到这个目的。




图 6-1 集成电路中  $n-p-n$  晶体管结构图

在硅片上先生成一层氧化层，再涂上一层光致抗蚀剂（一般称为感光胶），上面放一块掩模版进行曝光，如图 6-2(a) 所示。掩模版的图形同需要刻蚀的氧化层图形是一致的，其中氧化层要刻掉的部分对应于掩模版上不透光的部分，不刻掉的部分对应于掩模版透光的部分。经过紫外光曝光后，感光胶性质发生变化，其中未受光照的部分可以用显影液洗去，光照过的部分不溶解于显影液，所以经过显影后变成图 6-2(b) 所示的情形。留下来的感光胶有耐酸腐蚀的作用，因此将硅片放在腐蚀液中，就可以使未被感光胶保护的氧化层腐蚀掉，而有感光胶保护的氧化层就被保留下，再经过去胶，就成为图 6-2(c) 的情形。利用氧化层对杂质扩散的掩蔽作用，将图 6-2(c) 所示的硅片拿去扩散，则杂质只能从没有氧化层的区域扩散进去，这样就完




图 6-2 光刻过程示意图

所示的情形。留下来的感光胶有耐酸腐蚀的作用，因此将硅片放在腐蚀液中，就可以使未被感光胶保护的氧化层腐蚀掉，而有感光胶保护的氧化层就被保留下，再经过去胶，就成为图 6-2(c) 的情形。利用氧化层对杂质扩散的掩蔽作用，将图 6-2(c) 所示的硅片拿去扩散，则杂质只能从没有氧化层的区域扩散进去，这样就完

成了定域扩散的任务。

在集成电路的制造工艺中往往需要多次光刻，例如一个  $p-n$  结隔离的逻辑电路，按光刻次序就有光刻隐埋区、光刻隔离区、光刻基区、光刻发射区、光刻引线孔、反刻等六次光刻。从第二次光刻起，每次光刻都有同前面的图形对准的问题，这就是一般所谓的套刻。在图 6-1 中光刻发射区时，发射区的位置一定要在基区中特定的部位上，如果发射区的面积有一部分不在基区内，那就根本不能成为晶体管（因为发射极和集电极已经短路）；即使发射区在基区图形内，但不是在指定位置上，则从图 6-1 可以看到光刻引线孔时就会发生困难，因为基区引线孔的位置就可能被发射区占据，因此套刻时一定要注意套准问题。一块硅片上有许多只相同的集成电路（通常是几十只到几百只），在套刻时每只电路的图形都必须对准。实际上在掩模版上有好几个对准标记，只要先将这几个对准标记套准，再检查图形作适当的微调就可以了。

利用光刻工艺不但可以在硅片上制作复杂的几何图形和严格控制尺寸，而且可以在一块硅片上同时做出几百只电路或管子，因而给晶体管和集成电路的大量生产带来了极大的方便。

用上述接触曝光的光刻方法（它是目前集成电路中最广泛使用的方法），精度能够达到 2 微米左右。但随着集成电路朝高速电路和大规模集成电路方面发展，要求电路元件的尺寸进一步缩小，希望能刻蚀出 1 微米甚至 0.5 微米宽的线条，这时提高光刻精度就成为十分重要的问题了。

本章主要讨论目前集成电路制造中最常用的光刻方法——接触曝光法。另外，也简单介绍一下其他的光刻方法，如投影曝光和电子束曝光的光刻方法等。

## 6-2 光刻工艺的操作过程

上面我们已经说过，制造一个典型的集成电路需要进行六次光刻；各次光刻虽然稍有不同，但是基本操作过程是一样的。在这里我们先对它的一般操作过程及原理进行讨论，以便获得一个概

括性的了解。我们必须遵循伟大领袖毛主席关于“读书是学习，使用也是学习，而且是更重要的学习”的教导，深入生产第一线，参加实际操作，这样才能把光刻工艺真正学到手。

要做好光刻工艺，需要有一套好的掩模版（关于如何做好掩模版，在第九章制版工艺中介绍）。光刻对掩模版的要求是：每一块掩模版的图形和尺寸要正确；一套版子中各块掩模版能够相互套准；图形内无针孔，图形外无黑点；图形边缘光洁。在光刻前对每块掩模版都要进行认真的检查，以使整套掩模版都能满足上述要求。




图 6-3 光刻工艺操作流程图

在具体介绍各道工序前，我们先来看一下光刻工艺的整个操作过程。光刻工艺的整个操作过程分为涂胶、前烘、曝光、显影、坚膜、腐蚀氧化层和去胶等七道工序，如图 6-3 所示。下面我们将对这七道工序进行较为详细的讨论。

### 6-2-1 涂 胶

1. 配制感光胶 在涂胶前先要配制感光胶。感光胶可以采用如下的配方：

聚乙烯醇肉桂酸脂(感光剂)	1 克
5-硝基茴(增感剂)	0.1 克
环己酮(溶剂)	10 毫升

使用上述配方时,对于没有恒温设备的光刻房间,在室温较高时(如夏天),最好适当增加环己酮的份量,这样能够得到良好的效果。另外,配制好的感光胶,要经过孔径为 5~15 微米的 4 号砂芯漏斗过滤(如果要加快过滤速度,也可适当增大孔径,如采用孔径为 15~40 微米的 3 号砂芯漏斗)。过滤的目的是去除胶中颗粒状的物质,这样可大大减少胶膜上的针孔。

2. 感光胶的涂布 涂胶是将感光胶涂布在氧化层表面上,要求涂布好的一薄层胶均匀而且无针孔。

通常涂胶是采用旋转涂胶法,其装置如图 6-4 所示。将硅片放在一个直径为 80~100 毫米边缘略有凸起的金属圆盘上,用玻璃棒均匀地涂上感光胶。圆盘用一只单相马达带动旋转,转速用调压变压器来控制,一般约为 1000~3000 转/分。当圆盘旋转时,硅片表面多余的胶向四周飞溅,剩余在表面的胶就比较均匀分布。旋转速度越快胶膜就越薄,一般胶膜厚度约几千埃( $\text{\AA}$ ),即零点儿微米。有时一次涂胶后,发现胶膜太薄,则可在原来的胶膜上进行第二次涂布。用上法涂一次胶只要一分钟左右即可完成。

金属圆盘旋转时,有时硅片会从圆盘上飞出来。这可能是由于硅片和圆盘凸起的边缘没有顶紧,硅片背面不平或圆盘摆动所引起的。因此硅片背面应稍有一点胶,如果背面没有胶,则大圆片也容易飞出来。

在光刻过程中,胶能否与氧化层表面粘附牢,这对光刻质量有



图 6-4 涂胶装置

直接影响。如果粘附不牢，会产生浮胶、针孔等现象，这是必须避免的。为了使胶同氧化层粘附良好，在涂胶前硅片表面必须非常清洁，没有杂质、灰尘或水汽；感光胶必须保持清洁；涂胶操作箱内的湿度应不超过 40%。

### 6-2-2 前 烘

把涂好胶的硅片放在 80°C 的烘箱中烘 15~20 分钟，其作用是使胶膜干燥，并能同氧化层更紧密接触，这样可防止钻蚀，而且显影时间比较稳定。但前烘温度不能过高，时间也不宜过长，否则会使胶膜发生聚合，光刻时就会使图形不清。

另外，硅片从涂胶到曝光这段时间中，应放在培养皿中，保持胶膜表面清洁，并且不能曝露在紫外光以及波长较短的可见光中，否则会使胶感光而失效。

### 6-2-3 曝 光

根据所需刻蚀的图形，选择预先准备好的掩模版（铬版先用丙酮棉花擦洗清洁，超微粒版可用无水乙醇擦洗），放在光刻机上，并把经过涂胶和前烘的硅片放在掩模版下，对准后将硅片同掩模版贴紧，用高压汞灯进行曝光。曝光是光刻过程中比较关键的环节。为了保证曝光的质量，在操作中必须注意下列三个问题：

(1) 图形必须严格对准。如果前一道工序没有对准，就会使后几道工序都不能套准，这样就严重影响集成电路质量，例如引起低击穿或穿通，甚至报废。所以曝光后发现图形没有对准，必须返工。

(2) 硅片表面同掩模版应紧密接触。若有空隙就会使不应照到光的地方也受到光的照射，引起图形畸变。为了保证硅片同掩模版紧密接触，可以将放硅片的底盘下部做成能够活动的半球形结构，当硅片同掩模版顶住时，它会自动调整硅片的倾斜度，得到非常紧密的接触。

(3) 曝光时间必须很好控制。曝光时间过长，会引起皱胶，就

是在显微镜下观察到胶膜不平滑，呈桔皮形，而且图形边缘出现锯齿状；曝光时间不足，在显微镜下观察到胶膜发黑，胶膜上有针孔，边缘呈锯齿状。曝光后发现有皱胶和胶发黑等现象都必须返工。

曝光时间同硅片表面反光的强弱有很大的关系。对于反刻片子，由于铝层的反光作用较强，因此曝光时间一般要比刻氧化层的片子缩短一半。例如刻氧化层时曝光时间为 20 秒，则反刻时只需 10 秒左右。另外，如果反刻线条较粗，则曝光时间也应适当缩短。

在操作时，高压汞灯在刚开始的 15 分钟灯光不稳定，一定要等光强稳定后才能使用。

#### 6-2-4 显 影

显影是把经过曝光以后的硅片放入有机溶剂中，使没有感光的这部分胶溶解掉。

显影用的有机溶剂种类很多，如苯、甲苯、甲苯+苯(20%)、丁酮、三氯乙烯等。对于我们现用的感光胶，采用丁酮效果较好。现将几种有机溶剂的显影效果比较如下：

甲苯：显影速度最慢，边界坡度稍大；

甲苯+苯(20%)：显影速度适中，边界坡度比用甲苯的小；

丁酮：显影速度较快，而且边界坡度也最小。

上述结果表明用丁酮效果最好，因此通常都用它作为显影液。在显影时，可以把丁酮存放在两只称量瓶中，曝光后的硅片先放在第一只瓶里面显影，然后再移到第二只瓶里，这样做容易使胶去干净。硅片从丁酮中取出时，最好将片子垂直拿起来，以便少沾丁酮。显影好的硅片放在去离子水中漂洗，把表面残余的显影液(丁酮)漂洗干净。

显影时间一般控制在 1 分钟到几分钟，根据具体情况可以有所增减。例如反刻时，显影时间就长些。在显影液中静置显影与来回摆动显影的时间也不一样。显影时间虽然不如曝光时间要求那样严格，但是也不能相差太大。显影时间过长，容易使边缘不整

齐。显影时间不足，胶就不能洗干净，图形会模糊不清，影响以后腐蚀的正常进行。另外，为了保持每次显影的时间不变，在大批生产时容易控制，显影液必须经常更换。如果显影过了相当数量的硅片之后仍不调换，就很难正确控制显影的时间。

显影后的硅片必须进行认真的检查，这是保证光刻质量的一道重要关口。如果有了问题而没有查出，则在以后几道工序中还是通不过的。一般应检查以下几个方面的问题：图形是否套准；图形边缘是否整齐；有无皱胶和胶发黑；有无浮胶；硅片表面有无划伤等。查出不合格的硅片必须返工。

#### 6-2-5 坚 膜

经过显影后合格的硅片就可以去坚膜。坚膜是把硅片放入 $160\sim200^{\circ}\text{C}$  的烘箱中烘 30 分钟左右（反刻片只要 10 分钟左右就够了）。坚膜的作用是增强胶的抗蚀能力，因为显影时一方面把未感光的胶膜溶解掉，另一方面显影液也使已感光的胶膜变软，因此必须通过坚膜使胶膜受热后进一步聚合，以增强抗蚀能力。但坚膜温度不能太高，如果超过 $260^{\circ}\text{C}$ ，腐蚀时会出现钻蚀现象。因为聚乙烯醇肉桂酸脂在 $300^{\circ}\text{C}$  左右要产生裂解，这就是所谓胶焦，因此就影响胶膜的耐腐蚀性能。

#### 6-2-6 腐 蚀

1. 氧化层的腐蚀 在刻蚀发射区、基区、隐埋区、隔离区和引线孔时是把没有胶保护的这部分氧化层用腐蚀液腐蚀掉，这样就在氧化层上刻蚀出图形来。

刻蚀氧化层的腐蚀液配方如下：

氢氟酸(>40% HF)	3 毫升
氟化铵(NH <sub>4</sub> F)	6 克
去离子水(H <sub>2</sub> O)	10 毫升

这种腐蚀液是以氢氟酸为基础的。大家知道，氢氟酸是氧化层的腐蚀剂，即使是浓度较低的氢氟酸也非常容易穿透胶膜，并不

断地腐蚀胶膜底部的氧化层，使胶膜很快地剥落下来，所以必须加入氟化铵以降低氢氟酸穿透胶膜的能力。氟化铵还可以减少腐蚀液的侧向腐蚀和氧化层边缘的坡度。这种腐蚀剂在30℃时对氧化层的腐蚀速率约为每分钟1000埃左右。

在腐蚀过程中如何控制腐蚀速率以及使腐蚀速率维持不变是很重要的。根据实践结果得出，腐蚀速率同腐蚀液中的氢氟酸浓度和温度有关，氢氟酸浓度愈大，腐蚀速率就愈大；温度愈高，腐蚀速率也愈大。另外，搅拌速率对腐蚀速率稍有影响，但当腐蚀液中氢氟酸浓度低于8%时，搅拌速率对腐蚀速率几乎没有影响了。由于腐蚀速率随温度的变化很大，因此腐蚀时一般要在恒温槽中进行。我们采用的温度是32℃。

对于不同的氧化层厚度应选取不同的腐蚀时间，例如光刻隔离区和隐埋区时，腐蚀时间约7分钟左右；光刻基区和发射区时，腐蚀时间约5分钟左右；光刻引线孔时，腐蚀时间约3分半钟左右。具体操作时，为了更好地掌握腐蚀时间，可以先进行试片。

在腐蚀过程中为什么一定要根据不同的氧化层厚度来控制腐蚀时间呢？因为氧化层在向下腐蚀过程中，同时也有侧向腐蚀，如适当控制腐蚀时间，侧向腐蚀宽度大致上就等于氧化层厚度。如果腐蚀时间过长，侧向腐蚀宽度就过大，其结果是图形扩大。当然腐蚀时间不足也不好，其结果是氧化层未去干净。因此要根据氧化层的厚度来选择腐蚀时间。

腐蚀过的硅片也要进行严格检查，应符合下列要求：

(1) 应该去除的氧化层必须去除干净，使这部分图形颜色呈白色。如果氧化层未去除干净，有暗红或绿的颜色，应继续腐蚀，直至发白。

(2) 注意图形边缘是否整齐，有无钻蚀、毛刺、针孔等现象。毛刺和针孔往往是集成电路的致命伤，必须避免。有时图形有了钻蚀，但周围有胶膜存在而看不清楚，可以用丙酮棉花擦去胶，看一下有否钻蚀，如有钻蚀应适当缩短腐蚀时间。

2. 铝层的腐蚀 在反刻时腐蚀的不是氧化层而是铝层。腐

蚀铝层一般用浓磷酸，腐蚀温度控制在75~90°C之间。腐蚀时发现铝与浓磷酸反应激烈，不断有气泡冒出，可用毛笔轻轻抹去气泡，直至腐蚀结束。为了有利于产生的气泡逸出，也可在浓磷酸中加入少量酒精。反刻片的腐蚀时间很短，约一分钟左右。

另一种方法用高锰酸钾溶液来腐蚀铝层。高锰酸钾溶液的配方如下：

高锰酸钾(KMnO <sub>4</sub> )	2克
氢氧化钠(NaOH)	1克
水(H <sub>2</sub> O)	60毫升

腐蚀温度控制在80°C左右，时间约10秒钟。腐蚀好以后如果表面发现有黄色的二氧化锰时，应放在25%的亚硫酸钠（内加一、二滴硫酸）溶液中漂洗一下。

反刻的腐蚀时间必须控制得好，腐蚀过度会造成铝引线过细，甚至断开，这是必须避免的。

#### 6-2-7 去胶及检查

将腐蚀好的硅片放在浓硫酸中煮到冒烟后约10分钟，其作用是使胶碳化变黑而脱落，然后用冷去离子水和热去离子水冲洗清洁，再用丙酮棉花擦洗干净，最后放在显微镜下进行检查。要求图形完整并套准，无毛刺、钻蚀、小岛以及其他损伤。检查合格的硅片即可送下道工序。

对于反刻的硅片，去胶是用冷的发烟硝酸浸泡2分钟左右，用去离子水冲洗清洁，再用丙酮棉花擦干，然后在显微镜下检查图形是否正常以及是否有划痕等损伤。检查合格的硅片，即可送下道工序。

对于光刻不合格而必须返工的硅片，在重新光刻前一定要进行清洁处理和加温通干氧处理。

### 6-3 光刻操作过程中出现的问题

在光刻操作过程中，经常会出现一些影响集成电路质量的问

题，如钻蚀、毛刺、针孔等。这些问题怎么会产生和怎样去解决它呢？伟大领袖毛主席教导我们：“要善于去观察和分析各种事物的矛盾的运动，并根据这种分析，指出解决矛盾的方法。”下面我们就来分析这些问题产生的原因，并提出解决的办法。

### 6-3-1 浮 胶

浮胶是指应该有胶膜的地方在显影或腐蚀过程中发生脱落现象。产生浮胶的主要原因是硅片表面不干净，影响了胶同硅片的粘附。通常浮胶是由下列原因所引起：

- (1) 操作箱内湿度过大，硅片表面有水汽；
- (2) 反刻时浮胶，可能是由于蒸铝时，在真空室放气过程中油蒸气冲入镀膜室而使硅片表面沾污而引起，因此在蒸铝后应当用丙酮棉花把硅片表面擦干净；
- (3) 曝光时间不足；
- (4) 坚膜温度不足，时间不够；
- (5) 腐蚀时温度过高或时间过长。

浮胶现象在光刻引线孔和反刻时比较容易发生，因为在光刻引线孔时，氧化层中含有大量的磷，容易引起表面沾污，影响了胶同氧化层的粘附性。若在腐蚀过程中发现有浮胶，则其余片子必须返工。在返工前先用稀释的氢氟酸( $\text{HF}:\text{H}_2\text{O}=1:10$ )漂洗一下。返工时一定要按规定重新进行严格的清洁处理，再加温通干氧处理。反刻片返工时，操作比较简单，只要把原来的胶擦洗干净，在较低温度的烘箱中烘 10 分钟再涂胶就可以了。

### 6-3-2 钻 蚀

钻蚀是图形边缘部分不该去除氧化层的地方被腐蚀掉了，因此腐蚀后就出现图形扩大、图形边缘变粗或边缘不平直，最严重的甚至相邻图形的边缘都碰在一起。通常光刻引线孔时较容易出现钻蚀。钻蚀现象如图 6-5 所示。

产生钻蚀的原因如下：

- (1) 硅片表面不清洁或不干燥,使胶与氧化层粘附不牢;
- (2) 坚膜温度不够,坚膜时间太短;
- (3) 高杂质浓度的硅(如磷扩散区)所生成的氧化层较疏松,因此胶同氧化层的粘附性较差,容易剥落,从而使腐蚀时容易产生钻蚀;




图 6-5 钻蚀

#### (4) 腐蚀时间过长。

钻蚀虽然没有浮胶那样严重,但对集成电路的性能还是有不良影响。轻微的钻蚀会引起 $p-n$ 结面积的扩大,严重的钻蚀会引起基极-衬底( $b-s$ )穿通或集电结低击穿。一般产生钻蚀的主要原因是清洁和干燥问题,因此解决的办法主要是加强硅片的清洁处理和保证表面干燥;另外,也应注意掌握坚膜的温度和时间以及显影和腐蚀的时间。

### 6-3-3 针 孔

所谓针孔,就是在腐蚀后发现留下来的氧化层上有针尖状小孔,如图 6-6 所示。针孔的产生主要是下列原因:

- (1) 掩模版上有小岛。解决办法可以采用两块图形相同的版子进行套刻;
- (2) 硅片表面有灰尘;

(3) 胶过滤不清，因而胶中有杂质或5-硝基苊微粒存在。如有此情况，则应将感光胶重新过滤；

(4) 胶膜上有气泡。应将胶膜洗去，重新涂胶；

(5) 曝光时间太短；

(6) 胶膜过薄。则可以再次涂胶；

(7) 氧化层质量较差，如厚薄不均匀或有小黑点。则应返工重新氧化。

光刻隔离区时引入针孔，在隔

离扩散时，杂质会从针孔扩散入不该扩散进去的区域，并且直达衬底。当下一步在这个区域上做基区或电阻时就会与衬底穿通，使集成电路报废。光刻发射区时，如果在隔离槽边缘留下针孔，就会降低隔离结的击穿电压。光刻引线孔时留下的针孔，会导致不该连接的区域相互连接，因而产生短路或相当大的漏电流。




图 6-6 针孔

#### 6-3-4 小 岛

所谓小岛，就是应该腐蚀掉的氧化层的某些局部地方没有被腐蚀掉，如图 6-7 所示。



图 6-7 小岛

小岛产生的主要原因如下：

(1) 版子上有针孔。应修版或调换新版；

(2) 显影不干净，因而在某些局部地方留有残余的胶，使这部分氧化层不能被腐蚀掉。适当增加显影时间就可解决。

通常小岛容易引起  $p-n$  结低击穿或穿通，因此应该针对上述产生原因加以克服。

### 6-3-5 毛 刺




图 6-8 毛刺

所谓毛刺，就是腐蚀后发现在图形边界不应去除氧化层的地方被去除了，产生长达几到十几微米的氧化层缺口，因此图形边缘就呈刺状。通常观察到毛刺的分布情况有两种：一种是无规则分布，如图 6-8 所示；另一种是有规则分布，有规则的毛刺是直线状或弧状的。

有规则毛刺一般是光刻对准时表面擦伤所引起；无规则毛刺一般是返工片没有通干氧或显影时镊子划伤所引起。

有毛刺的硅片会引起  $p-n$  结低击穿，严重的甚至可以使结穿通。

根据上述毛刺产生的原因，在操作过程中应采取下列措施：

- (1) 加强操作过程的清洁工作；
- (2) 控制胶膜厚度，使之不易擦伤。另外操作时要谨慎，避免不必要的擦伤；
- (3) 返工片必须加温通干氧处理。

### 6-3-6 锯 齿

所谓锯齿，就是在图形边界上出现齿状曲折，如图 6-9 所示。

产生锯齿可能有以下几种原因：

- (1) 曝光时间过长，引起皱胶，影响了边缘的整齐；
- (2) 显影时间过长；
- (3) 腐蚀时间过长。



图 6-9 锯齿

有锯齿存在也会影响击穿电压。在图形的线条比较细时，更要注意防止锯齿的出现。应针对产生的原因加以克服。

## 6-4 光致抗蚀剂(感光胶)的性能

在上面我们已经对光刻的操作过程及操作中的问题进行了讨论，在本节中我们简单介绍一下光致抗蚀剂的性能。

过去，帝国主义企图对光致抗蚀剂的配制进行技术垄断。但是，“中国人民有志气”，我国工人阶级遵照伟大领袖毛主席关于“外国有有的，我们要有，外国没有的，我们也要有”的教导，经过不断努力，制成了性能良好的光致抗蚀剂，打破了帝国主义对我们的封锁。


### 6-4-1 光致抗蚀剂的成分及性质

光致抗蚀剂通常是由感光剂——聚乙烯醇肉桂酸脂、增感剂——5-硝基苊和溶剂——环己酮配制而成的。下面我们分别讨论它们的性质和作用。


1. 聚乙烯醇肉桂酸脂的性质和作用 聚乙烯醇肉桂酸脂是由聚乙烯醇和肉桂酸脂经过脂化反应后生成的一种高分子化合物，是浅黄色的纤维状固体，可溶于三氯甲烷、三氯代烯、苯、甲苯或丁酮等有机溶剂中。由于这种高分子化合物对紫外光及可见光的短波部分有较强的感光能力，感光后分子量变大，因此又称这种

高分子化合物为光敏单体。

聚乙烯醇肉桂酸脂通常用 PVAC 表示，感光前的分子式是：



在分子式中有双键  $-\text{CH}=\text{CH}-$  存在，若外界给以适当的能量（如光照），则分子式中的双链就可打开，相互聚合在一起，使原来直链分子结构变为网状分子结构。感光后分子式变为：




由于分子结构的变化，这种物质就由原来可溶解于有机溶剂而变为不溶解于有机溶剂，而且具有耐酸腐蚀的特性。

2. 5-硝基苊的性质和作用 虽然聚乙烯醇肉桂酸脂在光照后，能起聚合反应，但反应所需的光照能量要很大，光照时间要很长，因此在感光剂中要加进一种催化剂，这种催化剂在光照聚合时起着引发作用，使聚合速度大大加快，所以又称它为增感剂或光聚引发剂。

增感剂的种类很多，有 5-硝基苊、蒽醌等，根据聚乙烯醇肉桂酸脂的感光范围集中在波长从 2600 埃到 4700 埃之间，就选用 5-硝基苊。

5-硝基苊是一种黄色固体，它的分子式是：




在光照后它会产生游离基，这种游离基使聚乙烯醇肉桂酸脂中的双链迅速打开而聚合。5-硝基苊相当于炸药中的雷管，起引发作

用，其量不宜太多，通常只占感光剂的5~10%左右，如果太多，会使胶质变脆。

3. 环己酮的性质和作用 在光刻时，由于硅片上的氧化层（或金属）表面需要涂上一定厚度的均匀的光致抗蚀剂，而聚乙烯醇肉桂酸脂和5-硝基苊都是固体，因此必须将它们溶解在溶剂中。常用的溶剂是环己酮。

环己酮的分子式是：



它是一种很容易挥发的液体，其份量的多少决定了胶的稠度和胶膜的厚度。环己酮多，胶就稀，得到的胶膜薄，容易引入针孔，而且抗蚀能力也较差；环己酮少，胶就稠，会引起胶膜厚度的不均匀。由于环己酮是很易挥发的液体，因此用量多少与气温有关，应根据涂胶时的温度作适当的调整。具体的配方用量在6-2节中已介绍过，这里不再重复。

#### 6-4-2 正性抗蚀剂

上面所讨论的光致抗蚀剂一般称为负作用抗蚀剂，或叫负性抗蚀剂。除此以外，还有一种正作用抗蚀剂，或叫正性抗蚀剂。正性抗蚀剂同负性抗蚀剂的主要区别有两个方面：①正性抗蚀剂中的聚合物起初不溶于显影液中，在曝光后聚合物退化变成可溶性的；负性抗蚀剂起初能溶于显影液中，曝光后抗蚀剂被聚合而变成不可溶的。②散射对正性和负性抗蚀剂的影响也相反，如图6-10所示。所谓散射是指入射光（平行光）照到掩模版上时，在图形边界光的方向发生了改变，使得不应照到光的地方也受到了光的作用，引起图形边缘模糊。对负性抗蚀剂来说，光在掩模版下被散射，使抗蚀剂变得不溶于显影液中；对正性抗蚀剂来说，光的散射作用使




图 6-10 散射光对光刻图形的影响

得在掩模版下的抗蚀剂变成可溶于显影液。因此，负性抗蚀剂使光刻图形缩小，而正性抗蚀剂一般来说图形不变（严格讲，图形稍有增大）。这是正性抗蚀剂的重要优点，有利于提高光刻精度。

现介绍一种正性抗蚀剂配方供参考：

重氮苯醌磺酸脂	0.2 克
酚醛树脂	0.4 克
环氧树脂	0.02 克
乙醇或乙醚	4 毫升

## 6-5 光刻设备及光刻精度

### 6-5-1 接触曝光法的光刻设备介绍

接触曝光法是目前集成电路生产中最普遍使用的光刻方法，它的优点是设备简单。在大办电子工业的群众性运动中，新上马的单位都需要光刻机，是伸手向国家要呢，还是自己动手搞？这是关系到发展电子工业走什么道路的问题。伟大领袖毛主席教导说：“我们的方针要放在什么基点上？放在自己力量的基点上，叫做自力更生。”我国工人阶级遵循这一伟大教导，各单位之间进行

了大协作，群策群力，自行设计和制造了多种性能优良、价格便宜、操作方便的光刻机，装备了一条条新的生产流水线。

接触曝光法的光刻设备主要由三部分组成：

(1) 光学对准台。能微动对准；

(2) 实体显微镜。用来观察掩模版与硅片的图形是否对准；

(3) 曝光灯(高压汞灯，有 220 伏/80 瓦和 220 伏/50 瓦两种)。是曝光用的紫外光源。

接触曝光法的光刻设备如图 6-11 所示。




图 6-11 接触曝光的光刻机

### 6-5-2 接触曝光法的光刻精度

所谓光刻精度，就是指光刻能够刻蚀最细线条的宽度。例如最细能刻 1 微米宽的线条比最细能刻 2 微米宽的线条，光刻精度提高一倍。

光刻精度对集成电路性能的影响很大。例如要提高逻辑电路的开关速度，除电路型式作改进外，对于工艺来说，就是如何进一步缩小各元件的尺寸。要进一步缩小尺寸，碰到的第一个问题就是如何提高光刻精度。

接触曝光的光刻精度主要受到下列因素的限制：

(1) 掩模版的精度：它受到照相镜头及照相感光材料的分辨率、铬版腐蚀的精度、分步重复照相的精度等的影响。此外，在曝光时掩模版图形边缘所产生的光衍射对精度也有影响，特别是图形尺寸缩小时，光衍射作用的影响就更为突出了。

(2) 对准的精度：在集成电路的光刻中，对准是靠人的眼睛通过显微镜进行的，它有一定的误差。当图形的尺寸进一步缩小时，

就需要用高放大倍率的显微镜进行对准，而这种显微镜的焦深却很短，要使掩模版及硅片都在显微镜的焦深之内，而同时又要使掩模版同胶膜之间保持适当的间隙以供对准移动之用，这是很困难的。因此，对准时就会引起一定的误差，这就影响了套准的精度。

(3) 光致抗蚀剂的分辨率：由于掩模版上有灰尘等外来杂质，或者是感光胶的不均匀，使得曝光时光在图形边缘发生散射，结果就使图形产生畸变，对负性抗蚀剂来说，散射的影响是使图形缩小，这也影响了光刻精度的提高。

(4) 腐蚀的影响：即使是理想的图形，在腐蚀氧化层时由于侧蚀会使图形扩大，若腐蚀时间控制不当，则对图形精度的影响就更大了。

上述四种影响光刻精度的因素，随着光刻水平的提高，特别是操作者认真工作，可以使其影响减到最小。目前接触曝光的光刻精度可以达到2微米或更小一些。但当进一步要提高光刻精度时，对于接触曝光则会遇到很大的困难。近年来发展的电子束曝光技术就是在提高光刻精度方面的一个突破。

## 6-6 其他光刻方法介绍

### 6-6-1 投影曝光的光刻方法

所谓投影曝光，就是掩模版不与硅片直接接触，而是用光学投影的方法将掩模版上的图形缩小聚焦于硅片表面的感光胶上，使之曝光。投影曝光的光学系统如图6-12所示。

投影曝光同接触曝光相比有下列优点：




图6-12 投影曝光光学系统示意图

(1) 克服了接触曝光中掩模版同硅片表面摩擦的缺点，延长了掩模版的使用寿命。

(2) 掩模版的尺寸可以比实际尺寸大得多，因此避免了小图形制版的困难。

(3) 消除了由于掩模版图形线度过小而产生的光衍射效应，以及由于掩模版同硅片表面接触不平整而产生的光散射。

投影曝光光刻法虽有很多优点，但因这种光刻设备中的许多镜头都是特制的，因此制造投影光刻机比制造接触曝光光刻机较为困难些，目前还没有普遍采用。

### 6-6-2 电子束曝光的光刻方法

在 6-4 节中我们已经讨论过，负性抗蚀剂实质上就是以适当波长的光照射以后发生聚化的材料。当适当波长的光照射到负性抗蚀剂上时，光的能量足以打开抗蚀剂的化学键，因而发生聚合反应。已经聚合的抗蚀剂有耐酸腐蚀的作用，它可以保护氧化层不被腐蚀掉。这一聚合过程就是曝光过程。

既然一定能量的光可以打开负性抗蚀剂的化学键，那末一定能量的电子是否也可以打开它的化学键呢？实践证明，这一设想是对的。一定能量的电子对负性抗蚀剂的作用同光照对负性抗蚀剂的作用是类似的。

电子束曝光的光刻如何来实现呢？图 6-13 是电子束曝光系统的示意图。下面我们将来说明它的原理：

电子束由阴极产生，它在阳极的正电场加速下获得很大的能量。为了使电子在运动过程中不会同气体分子碰撞，整个电子束




图 6-13 电子束曝光系统

曝光系统必须抽成高真空，真空度要求达到  $10^{-5}$  托以上。

经过阳极加速后的电子束必须进行聚焦。电子束聚焦是采用电场或磁场所组成的透镜。为了使电子束聚得很细，往往采用几级透镜来达到这个目的。

由于电子束聚得很细，因此要获得某一曝光图形，就必须使电子束依次打到图形中需要曝光的地方，也就是按图样扫描。为此，在电子束的通道中装上偏转板。偏转板上加电压，由电压来控制偏转的大小。一般偏转板有两对，互相垂直，使一个平面上的  $x$  方向和  $y$  方向都能偏转，以便整个图形都能扫描到。在扫描时，图形的某些部分是不需要曝光的，因此必须有控制电子束通断的装置。当电子束扫描到不该曝光的区域时，通断装置就把它切断。通断装置和偏转装置都由电子计算机来控制。用上述装置就可以由电子束刻出所需要的曝光图形。

下面我们再简单的说明一下电子束曝光如何进行套刻。在接触曝光的光刻中，各次光刻的套准是靠眼睛观察的，这就使光刻精度的提高受到了很大的限制。而在电子束曝光中套刻时对准是靠电子计算机自动控制的。为了确定套刻时的位置，首先用腐蚀液在硅片上腐蚀出一定形状的记号，如矩形、十字形或 L 形。当电子束在记号附近扫描时，记号边缘反射的电子通过检测器产生脉冲，确定记号位置，然后同原来存贮在电子计算机中的位置讯号进行比较，定出位置偏离多少，这样调整电子束扫描位置就完成了自动对准的过程。

下面简单地将电子束曝光和接触曝光作一对比：

(1) 电子束曝光的光刻精度较高。由于电子束的斑点很小，因此可以用来刻出很细的线条，目前已能刻出 0.6~0.7 微米的细线条。另外，还由于电子束聚焦的焦深很大，而且套刻对准是用电子计算机进行的，其精度比用眼睛观察高得多，这更提高了光刻的精度。目前套准精度已达 1 微米。

(2) 电子束曝光改变光刻图形简便。电子束曝光机是把各次光刻的图形，经程序编排后打在纸带上。计算机工作时，就按纸带

上编排好的程序进行控制。因此，当我们改变设计好的图形时，只要再编新的程序就能进行光刻，这一过程大约只要几小时就行了。但是在接触曝光的光刻系统中，要改变设计图形，首先要画原图，经初缩、分步重复后，制得母版，再用母版制造铬版，然后才能进行光刻。这一过程时间要长得多。而这种设计图形的变更在试制工作中是经常有的，因此在电路的试制阶段，使用电子束曝光就特别有利，它可以大大缩短改版周期。此外，在大规模集成电路的选择布线中，反刻铝线的图形对每块硅片都是不一样的，也就是每次反刻时都要换用新设计的掩模版，如果用接触曝光的光刻方法，对制版来说是极其沉重的负担。用电子束曝光，就很容易胜任了。

(3) 电子束曝光不需要掩模版，因此可以免掉制版工艺，这样制版中的初缩和分步重复所要求较高的环境条件，在电子束曝光中就不需要了。

(4) 电子束曝光的设备复杂，成本较高，它适宜于集成电路的试制，目前尚未推广到生产中去。

## 毛主席语录

我们的方针要放在什么基点上？放在自己力量的基点上，叫做自力更生。

## 第七章 外延工艺

外延是集成电路制造中的主要工艺之一。在前面几章中已经说过，在 $p-n$ 结隔离的集成电路工艺流程中，经过隐埋锑扩散的 $p$ 型硅要在上面外延一层厚度为6~10微米、电阻率为0.3~0.5欧姆·厘米的 $n$ 型硅单晶，而在介质隔离的集成电路中要在淀积的二氧化硅上面外延比较厚的一层多晶硅，如图7-1所示。所以，一般讲外延是在一块衬底上生长一层半导体单晶或多晶。作为衬底的



图7-1 外延片示意图

材料可以是各种半导体材料，如锗、硅、砷化镓等，也可以是一些介质，如陶瓷、蓝宝石等。在未采用外延工艺前，制造高频大功率晶体管和高速开关晶体管时，击穿电压和集电极串联电阻对材料电

阻率的要求有矛盾；而在集成电路制造中，如果只采用扩散工艺，那就只能在 $p$ 型衬底上扩散 $n$ 型杂质来制造隔离岛（各元件就制造在这些隔离岛上），以形成各元件间的隔离，如图7-2所示。




图7-2 用扩散法制造隔离岛


在这些隔离岛上制造晶体管，同样会碰到击穿电压和集电极串联电阻对扩散层平均电阻率要求的矛盾，这就迫切要求我们变革原有工艺，于是，人类“根据于一定的思想、理论、计划、方案以从事于变革客观现实的实践，一次又一次地向前，人们对于客观现实的认识也就一次又一次地深化”。外延技术的采用，解决了上述矛盾，提高了器件和电路的性能。

本章主要介绍  $p-n$  结隔离的集成电路的外延工艺，至于介质隔离中的多晶硅外延，方法略有不同，将在本章最后一节中介绍。

## 7-1 外延方法和原理

### 7-1-1 外延的操作工艺

外延生长硅单晶的方法可以分成气相沉积和真空沉积两类。在集成电路制造中都是采用气相沉积的方法，就是用运载气体（如氢）携带含硅化合物的蒸气，在高温下进行反应，还原出硅，沉积到衬底上去，生成外延层。气相沉积法中使用的含硅化合物种类很多，有四氯化硅( $\text{SiCl}_4$ )、四溴化硅( $\text{SiBr}_4$ )、三氯氢硅( $\text{SiHCl}_3$ )和硅烷( $\text{SiH}_4$ )等，下面介绍的是氢还原四氯化硅法，这是目前最普遍采用的一种方法，能够获得高质量的外延硅单晶。氢还原四氯化硅法是以氢气作为运载气体和还原剂，在高温下氢与四氯化硅发生化学反应：




还原出来的硅原子落在衬底上，就按衬底的晶向排列起来，成为外延生长的硅单晶。


上述化学反应是可逆的，然而在外延生长中，由于氯化氢气体不断被排出，硅不断沉积在衬底上，反应式右边的浓度下降，上述反应式的正反应就是矛盾的主要方面，于是外延生长能继续进行。

外延生长的装置如图 7-3 所示。氢气分成两股进入反应管，一股直接通入，另一股通过四氯化硅挥发器携带了四氯化硅蒸气

进入反应管。硅片就放在反应管内的基座上。用高频感应炉加热基座和硅片，流进反应管的氢与四氯化硅就在高温区发生反应，在



(a) 示意图



(b) 外延炉

图 7-3 外延生长装置

衬底上生长出硅单晶。具体的操作过程如下：

1. 衬底的清洁处理 衬底的清洁状况，对外延层质量有严重的影响，因此，它是外延工艺的关键之一。衬底的清洁处理并不复杂，只要认真注意这一工序，获得优良的外延层就有了良好的起点。

*p-n* 结隔离技术中的衬底是经过隐埋扩散的，要求表面无斑点、划痕、水迹，图形清晰，无毛刺、钻蚀等。衬底的清洁处理步骤如下：

(1) 腐蚀氧化层：经隐埋扩散后的硅片表面有氧化层，可用浓

度为 40% 的氢氟酸进行腐蚀，腐蚀到表面无彩色氧化层时为止。腐蚀时必须注意：① 如隐埋扩散后的硅片已经搞脏，腐蚀前必须先进行清洗；② 氢氟酸中不能混入有机溶剂，如丙酮、酒精、乙醚等，否则易使隐埋扩散区染色，表面发黑；③ 氢氟酸中不能混入微量的硝酸，否则会破坏表面，形成彩色、灰色或桔皮状。

(2) 热水冲洗：把去掉氧化层的硅片用热去离子水冲洗 10~15 分钟左右。

(3) 超声清洗：把硅片有图形的一面朝上，放在盛有浓硫酸的软塑料杯中，超声清洗 15 分钟。每次清洗时硅片不要放得太多，以防止清洗时擦伤表面。经硫酸超声清洗后，用去离子水冲洗干净，再用热去离子水超声清洗三次，每次 2 分钟。

(4) 热水冲洗及烘干：把硅片放入培养皿中，以热去离子水冲洗几次，滤干培养皿中的水后将硅片正面朝上，不得相互重迭，放在烘箱内烘干待用。操作时应严防灰尘落在硅片上或把硅片表面划伤。

2. 基座的清洁处理 基座是直接同衬底接触的，因此对基座材料的清洁处理极为重要。

基座通常是用光谱纯石墨制成的。把石墨磨平后，在王水 ( $\text{HCl}:\text{HNO}_3 = 1:3$ ) 中浸泡 12 小时以上，用去离子水煮沸几次，直至去除酸离子为止，放在烘箱中烘干。接着放在石英反应管内通氢加热，先在  $700^{\circ}\text{C}$  下烘烤，以去除可能还残留在石墨孔中的酸，然后逐步升温到  $1350\sim 1400^{\circ}\text{C}$  烘烤 2 小时，再在石墨表面上生长一层硅（温度为  $1200\sim 1250^{\circ}\text{C}$ ，时间约 20 分钟，对于首次使用的石墨，则应生长 2~3 小时），继而升温到  $1420^{\circ}\text{C}$  以上，使生长在石墨表面的硅熔化而渗到石墨孔中（不能滴在反应管壁上），再降温到  $1200^{\circ}\text{C}$  外延一层硅，时间约 20 分钟，经过这样处理后的石墨基座，就能满意地用于外延工艺。这种基座使用数十次后，由于表面高低不平，必须重新按上述步骤处理。如果采用杂质含量极少，且没有孔的玻璃石墨来制造基座，则不必经过渗硅这一步骤就可以直接用来外延了。

“卑贱者最聪明！高贵者最愚蠢”。工人阶级具有最大的聪明才智，创造了一种极为简便的石墨基座的清洁处理方法：把基座放在电炉上烘烤，等它温度升到400℃左右时，立即丢到冷去离子水中去，如此反复2~3次，即可去除石墨孔中的杂质，达到清洁的要求。这样清洗后的石墨，不必进行渗硅工序，就可以用来进行外延生长。这种方法在介质隔离的多晶外延中应用的效果很好，外延质量完全符合要求，不仅大大简化了石墨的清洁处理手续，而且外延后硅片从基座上取下来很方便，不易碎裂。

3. 装片 在操作箱内将烘干的硅片放到基座上，再装入石英反应管内。整个过程要严防灰尘落在衬底表面上，或将衬底钳碎、表面划伤。

4. 通氢赶气 用流量为10升/分左右的氢气通入石英反应管，时间约7~10分钟，以赶去装片时带入石英反应管中的空气。

5. 衬底热处理 开启高频炉，使基座温度逐渐上升到1150~1250℃（温度用光学高温计测量），加热衬底约5分钟即可开始外延生长。

6. 外延生长 氢气的总流量仍维持在10升/分，分出流量为3升/分的氢气通过挥发器，把四氯化硅蒸气携带入石英反应管，衬底表面就开始生长外延层（通过四氯化硅挥发器的氢气流量应根据不同系统来调节，从几百毫升/分到几升/分不等）。生长时间依外延生长速率及所要求的外延层厚度而定，一般生长速率为0.5~1微米/分。在外延生长结束后（即关闭通过挥发器中的氢以后），逐渐降低炉温，使衬底冷却。

7. 冷却取片 为加速石英反应管的冷却，可用电风扇吹加热区，等反应管冷却后即可取出片子。

氢气是易燃气体，特别是当它在空气中的含量达到一定比例时，很容易发生爆炸。毛主席教导我们：“在战略上我们要藐视一切敌人，在战术上我们要重视一切敌人。”使用易爆气体，要大胆谨慎，同时应采取下列防爆措施：石英反应管的气体出口应通至室外（还因为外延反应时产生氯化氢等腐蚀性气体，所以必须通至室

外);房间内应装置排气风扇,把泄漏在室内的氢气排至室外;在氢气钢瓶的出口处要有防止回火的装置。另外,在冷却取片前,可关闭氢气,改通氮气,以免取片时大量氢气溢出。

### 7-1-2 外延层电阻率和厚度的控制

电阻率和厚度是集成电路制造中对外延生长提出的主要指标,因此,在外延工艺中主要控制的就是外延片的电阻率和厚度均匀。

1. 电阻率的控制 不同的电路,对外延层电阻率数值有不同的要求。目前生产的中低速逻辑电路,要求外延层的电阻率为 $0.3\sim0.5$  欧姆·厘米。影响电阻率的主要因素是四氯化硅的纯度及掺杂量。

四氯化硅的纯度对外延层的质量有严重的影响,一般经过几级精馏或固体吸附等提纯后,它的纯度能满足外延生长的要求。实际使用过程中,应保持盛装四氯化硅瓶子的清洁,防止瓶子特别是瓶口的沾污。

制造集成电路的外延层是 $n$ 型硅单晶,因此必须在纯的四氯化硅中掺入一定数量的 $n$ 型杂质,通常掺的是特纯的三氯化磷( $\text{PCl}_3$ )。掺入的杂质量,根据外延层电阻率的要求而定。对于电阻率为 $0.3\sim0.5$  欧姆·厘米的外延层,它的施主杂质浓度约为 $2.5\times10^{16}/\text{厘米}^3$ ,硅原子密度为 $5\times10^{22}/\text{厘米}^3$ ,因此,三氯化磷在四氯化硅中的含量应为百万分之0.5克分子比。但是由于四氯化硅本身不是完全纯的,总含有一定数量的杂质,特别是其中 $p$ 型杂质硼的含量较多,因此实际配制时,三氯化磷的比例可以高一些,例如配成含量为百万分之二体积比或更高,再经过外延试验来确定杂质含量,以便调整。

下面我们介绍一种配制的方法。把硬质的聚乙烯管烘软拉细,截取一段进行容积的定标(一般定出 $0.1\sim0.2$  毫升即已足够),把定标过的聚乙烯细管套在医用注射器上,抽取 $0.1$  毫升的三氯化磷,注入 $10$  毫升四氯化硅中,这样得到浓度为百分之一的

1号液；再抽取0.1毫升1号液注入10毫升纯四氯化硅中，得到浓度为万分之一的2号液；然后又抽取0.2毫升的2号液，注入10毫升纯四氯化硅中，从而得到浓度为百万分之二的掺杂四氯化硅，称为母液。母液进行外延，如果测得外延层的电阻率偏低，可以在母液中再加入一定数量的纯四氯化硅。加入的数量按下式计算：

$$\frac{V_*}{V_{\text{母}}} = \frac{N_{\text{母}} - N}{N - N_*} \quad (7-1)$$

式中  $V_{\text{母}}$  为原来母液的体积， $V_*$  为所需加入的纯四氯化硅的体积， $N_{\text{母}}$  为母液的杂质浓度， $N_*$  为纯四氯化硅中的杂质浓度（假如纯四氯化硅中的杂质同外延层的杂质导电类型相反，公式分母中的减号应变成加号）， $N$  为所需要的外延层杂质浓度。例如外延试验得到的电阻率是0.2欧姆·厘米，相当于  $N_{\text{母}} = 4 \times 10^{16}/\text{厘米}^3$ ，所需外延层杂质浓度  $N = 2.5 \times 10^{16}/\text{厘米}^3$ ，纯四氯化硅中的杂质是  $p$  型的，但含量很少，只有  $1.5 \times 10^{15}/\text{厘米}^3$ （相当于外延后的电阻率为10欧姆·厘米），可以忽略。那末，根据(7-1)式可以算出  $\frac{V_*}{V_{\text{母}}} = \frac{3}{5}$ ，即在5份母液中加入3份纯四氯化硅，再去进行外延试验。

影响外延层电阻率还有其他一些因素，如基座和反应管的清洁，氢气纯度等，如果这些系统中有了沾污，就会影响电阻率数值。

另外为了使各片片子的电阻率均匀，可以适当提高气流速度、降低外延生长温度和使基座沿气流方向倾斜5~10°角（前面低后面高）。




图7-4 外延生长厚度与时间的关系

2. 厚度的控制 外延生长的厚度，由外延生长时间、衬底温度、气流型式及四氯化硅浓度等几个因素决定。

(1) 外延生长时间：如果上面几个因素中保持其他三个因素不变，则外延生长厚度与时间成线性关系，如图7-4所示。这

是在  $1250^{\circ}\text{C}$  下得到的典型曲线。

(2) 衬底温度的影响：外延生长速率与衬底温度的关系如图 7-5 所示。由图中可以看出，生长速率随温度变化很显著，温度越高，生长速率越快。毛主席说：“世界上的事情是复杂的，是由各方面的因素决定的。”温度过低，会使外延层中的缺陷增加，而温度过高（如大于  $1300^{\circ}\text{C}$  时），由于四氯化硅的氢还原是可逆反应，会使逆反应（腐蚀作用）增强，表面容易产生凹坑。因此，外延生长温度一般控制在  $1200^{\circ}\text{C}$  左右。

从图 7-5 中也可以看出，外延时必须很好控制温度的均匀性，如果衬底的温度不均匀，那末温度高的地方生长得快，温度低的地方生长得慢，对厚度的均匀性会有影响。

(3) 气流型式的影响：气流型式对外延生长厚度的均匀性有很大影响。为了获得厚度均匀的外延层，要求每片衬底上的四氯化硅浓度一致和氢气流速均匀。在卧式外延炉中，基座前端的硅片容易比基座末端的硅片外延生长得快，这是因为氢气携带的四氯化硅在基座前端先发生反应，到基座末端的浓度就小了。如果使基座相对于气流方向倾斜  $5\sim 10^{\circ}$  角，并适当加大氢气的流量，就能获得较好的厚度均匀性。另外，还必须很好的分析反应器内的气流模型，以获得均匀的气流。

(4) 四氯化硅浓度的影响：外延生长速率与携带气体中四氯化硅所占的比例有密切的关系。因为在高温下四氯化硅被氢还原成硅，同时四氯化硅和生成的氯化氢对硅有腐蚀作用，当携带气体中四氯化硅的比例较小时，还原作用是主要的，所以生长速率随四氯化硅浓度的增加而增大，但当四氯化硅的比例增大到一定数值以后，腐蚀作用开始占了优势，因此生长速率随四氯化硅浓度增加




图 7-5 外延生长速率与  
衬底温度的关系

而下降。在实际外延时，携带四氯化硅的氢气流量总是控制在四氯化硅的比例较小的范围，所以在这种情况下，通过四氯化硅的氢气流量增大或四氯化硅源瓶的温度升高，生长速率就增大。

### 7-1-3 硅外延生长的设备

图 7-3 画出了外延装置的示意图。整个装置主要由下列几部分组成：外延反应器，高频炉，基座，四氯化硅挥发器和气体纯化系统。下面分别进行讨论。

1. 外延反应器 外延生产中对反应器的要求是：生产量大，外延层的均匀性和完整性好，控制简便。目前所用的反应器种类很多，但其类型不外立式、卧式及桶式三类。

(1) 卧式反应器：图 7-3 中所画出的反应器就是卧式反应器，它是透明石英管制成的，用长方形基座来放置硅片，反应气流从一端进入，而由另一端排出。这种反应器是目前生产中常用的一种反应器，它的结构较简单，装片容量较大（一般可放置十余片）。




图 7-6 立式反应器示意图

(2) 立式反应器：这种反应器的示意图如图 7-6 所画。它的气流方向垂直于衬底，因此气流和温度比较均匀，外延层的厚度和电阻率的均匀性可控制在  $\pm 10\%$  以内，但装片容量较小，一般只能装几片衬底。

(3) 桶式反应器：这种反应器兼有上面两种反应器的优点，它的示意图如图 7-7 所画。桶式反应器的基座是圆筒形的，衬底放在圆筒四周的凹壁处，基座本身可以旋转，反应气流由环状石英管通入，因此这种反应器的温度及气流均匀性良好，可获得均匀的外延层。同时，由于衬底是垂直放置的，外来小颗粒杂质不会落到衬底上，所以外延时表面产

生缺陷的可能性也极小。桶式反应器的装片容量很高，每次可装 60 片衬底。

2. 基座 基座材料选取应注意：①同硅及外延中化学反应的副产物（如氯化氢）不起作用。②有较高的纯度。③能进行高频加热。④易于加工。目前基座材料常选用光谱纯石墨，其形状和尺寸依不同型式的外延炉而异。对于所使用的石墨基座，必须认真作好清洁处理，并沉积上一层硅，填隙石墨孔，以防止孔中杂质在高温下向外挥发，造成衬底的沾污。对于第一次使用的石墨基座，沉积的硅层要厚一些，通常用 1 微米/分的速率沉积 2~3 小时。

早期的外延炉也有用高阻多晶硅作为基座的，但这种基座必须附有预热器，而且价格昂贵，装片容量小。近年来，广大工人同志遵照毛主席关于“要节约闹革命”的伟大教导，已普遍采用石墨基座。

3. 四氯化硅挥发器 挥发器的作用是使掺杂的四氯化硅蒸气按一定比例混入携带气体中去。它的结构如图 7-8 所示。氢气自中心管通入，把液面 D 上空的四氯化硅蒸气带出挥发器而进入石英反应管。携带的蒸气量同温度和液面 D 的高低有关，外延过程中要求携带气体中的四氯化硅含量不变，因此通常把挥发器放在 0°C 的冰水中，并且设法保持液面 D 的位置不变。图 7-8 所示的挥发器就是一种能保持液面 D 位置不变的恒液面挥发器，它的原理是这样的：由于四氯化硅不断蒸发，使液面 D 下降，因而 E 管的斜面开始露出液面，这时氢气就可以由斜口通过 E 管而进入 A 的上空，使 A 处气压增大，将四氯化硅从 C 管压入底部，液面 D 就




图 7-7 桶式反应器示意图




图 7-8 挥发器示意图




图 7-9 用三角烧瓶改制恒液面挥发器

上升，直到把 *E* 管斜口盖住时止。这样，液面 *D* 就保持在一定的位置上。

四氯化硅是从 *B* 处加入挥发器的，这时，中心进气管、套管等处都有四氯化硅，液面 *D* 也升高，不在斜口处。因此使用前必须先关闭挥发器上的氢气出口，打开 *B*，并从中心管通入氢气，把四氯化硅压到挥发器的上半部，使液面 *D* 保持在 *E* 管的斜口处，此时关闭 *B* 的活塞，打开氢气出口，恒液面挥发器就可以使用了。

过去，恒液面挥发器是用透明的石英玻璃做的，价格昂贵，制造麻烦。电子工业战线上的工人老师傅，发扬“自力更生，艰苦奋斗，破除迷信，解放思想”的革命精神，试验成功了用 GG-17 高硅玻璃代替石英制造的挥发器，这种挥发器是用 200 毫升的三角烧瓶按图 7-9 的式样改制的。先将四氯化硅装到近喇叭口，使用时液面虽然逐渐下降，但液面面积却不断增大，这就大致补偿了因液

面下降所引起的四氯化硅携带量的减少，因此它具有恒液面挥发器的作用，而结构则大为简单，成本也很低。实践证明，用这种挥发器所获得的外延层质量是稳定的。

4. 氢气纯化装置 外延生长中使用的氢气，要求氧、水分等杂质的含量极低，否则会使外延层缺陷增加，甚至发生氧化。为此，必须把工业用的氢气（纯度 98%）用纯化系统纯化。目前广泛使用的氢气纯化系统如图 7-10 所示。图中 5A 分子筛的主要作用是去水，105 催化剂的作用是除氧。分子筛是一种合成沸石，它有许多大小相同的孔洞（对 5A 分子筛来说，孔的直径为 5.5 埃，4A 型分子筛的孔直径为 4.8 埃），能将一定大小和一定形状的分子吸附到孔内部，不具备吸附条件的分子则不被吸附，它对水的吸附作用特别强，每克分子筛可以吸附 210~250 毫克的水，所以当氢气通过分子筛后，其中的水分就可以去除。105 催化剂由 4A 分子筛和氯化钯水溶液混合而成，经干燥后成颗粒状，钯原子就进入分子筛的孔内，遇到氧分子，就生成氧化钯，它又被氢还原生成钯和水，水又被次级的分子筛所吸收，因此氢气通过图 7-10 所示的纯化系统后，就可去除氧和水分，成为高纯度的氢气，以适合外延的要求。

外延生长时如果发现石英反应管壁上的氧化物增多，或外延表面出现轻微的白雾状时，就说明氢气纯度已不符要求。这是因为分子筛和 105 催化剂在吸附了一定水分后失效了，需要进行活化。所谓“活化”，就是把分子筛和 105 催化剂放在 400~500°C 的炉子里烘烤 10 小时左右（如果在烘烤过程中通以少量氢气，则可缩短活化时间），经这样处理后，分子筛和 105 催化剂中的水分脱掉，又可重复



图 7-10 氢气纯化装置

使用了。活化温度不能超过 $650^{\circ}\text{C}$ ，否则它们的晶体结构会被破坏，从而降低甚至丧失吸附能力。

5. 高频感应炉 一般要求输出功率为8千瓦，振荡频率为450千周，这是定型设备，可按产品说明书使用。

早在一九六二年，我国工人阶级就自力更生制造成功了性能良好、成本较低的外延设备，但是当时由于修正主义路线和资产阶级技术“权威”的阻挠和刁难，工人阶级创造的外延炉被打入冷宫，却化费了大量外汇从外国购买了几十台相同型号的炉子，每台价格比国产贵十几倍，而且不适合我国生产实际，这是十足的“洋奴哲学”、“爬行主义”。无产阶级文化大革命的伟大胜利，夺回了被资产阶级所窃据的那一部分领导权，外延生产出现了崭新的面貌，工人阶级依靠自己的双手，制造了各种外延设备，使得外延片的生产数量大幅度上升，质量不断提高。这完全证明了毛主席的英明论断：“人民，只有人民，才是创造世界历史的动力。”

#### 7-1-4 外延生长原理和层错的形成

外延层是在硅单晶衬底上生长的，那末在外延生长时，硅原子怎么会按衬底的晶向有规则地排列起来呢？又为什么会在排列时出现层错呢？本节就简单地叙述外延生长的原理和层错的成因。




图 7-11 面心立方结构中原子分布的不同类型

1. 外延生长的原理  
为简单起见，我们以面心立方结构中的单晶原子排列为例来说明。金刚石结构的硅单晶中原子排列大体是一样的，只是更加复杂一些。图7-11画出了面心立方晶体的结构，其中的AA'方向就是〈111〉

晶向，外延层通常就是沿这个晶向生长的。从 $\langle 111 \rangle$ 方向看去，单晶原子都分布在一系列互相平行的(111)晶面上，例如，图中所有的B原子都分布在一个(111)面上，所有的C原子分布在另一个(111)面上，A原子也分布在一个(111)面上（其他A原子在图中未画出来）， $A'$ 原子也是这样。这里A、B、C、 $A'$ 原子都是相同的原子，只是位置不同，我们用A、B、C来表示。从这些原子在(111)面上所处的具体位置来看，它们有三种不同的分布情形：一种是以A原子在(111)面上所处的位置为代表的分布情形，我们称它为A型；另一种是以B原子在(111)面上所处的位置为代表的分布情形，我们称它为B型；第三种是以C原子在(111)面所处的位置为代表的分布情形，我们称它为C型。其他原子的分布情形，都是这三种分布的重复，如 $A'$ 原子的分布就完全与A原子一样。此外，从图7-11中还可以看到这三种分布的排列次序是有规则的，就是在A型层的上面是B型层，在B型层的上面是C型层，在C型层的上面又是A型层……等等，如此重复排列，直到表面。如果我们将A、B、C型各层原子投影到A型层的平面上，就是图7-12(a)所画的情形，而图7-12(b)则表示这些原子层在空间的排列，我们把图7-12(a)中十个有标号的原子画成立体的排列形式，就是图7-12(c)所示的结构。由图中可以看出，每个原子都和它上面一层最近邻的三个原子构成一个正四面体，完整的单晶就是这些正四面体在空间有规则重复排列所组成。




图7-12 面心立方结构原子的投影图和四面体结构图

在外延生长时，衬底的表面总会有一些单层原子组成的晶核中心，四氯化硅中还原出来的硅原子落到衬底表面，并移动到晶核中心附近，就会紧挨着晶核中心排列起来，如图 7-13 所示。当衬底表面铺满一层硅原子后（或在铺满的过程中），在新的一层上又会生成新的晶核中心，并开始铺上新的一层原子。这样，一层一层原子不断地铺上去，就在衬底上长出了外延层。

这里还应说明的是在外延生长过程中，硅原子到达某一晶核中心附近后，它的排列方式完全取决于该晶核中心的原子的排列方式。假如晶核中心的原子按 B 型方式排列的，则铺上的这一层原子也就按 B 型方式排列起来。

2. 层错的形成 由上面讨论可知，在完整的硅单晶中，各层硅原子是按照  $ABCABC\dots$  这样的次序排列的。但是在实际的外延生长过程中，由于某些原因，硅原子层的排列不可能这样理想，生长出来的外延层往往存在着一些缺陷，层错就是最常见的一种缺陷。所谓层错，就是在晶体中某些地方硅原子按层排列的次序发生了错乱，它不是严格按照  $ABCABC\dots$  这种正常次序排列

而是中间缺少一层，成为  $ABCACABC\dots$ ；或是多出一层，成为  $ABCACBC\dots$ ，如图 7-14。这种错误的排列在晶体中某处发生后，在以后的外延生长过程中还会逐渐传播开来，直到晶体的表面，成为区域性的缺陷。

在外延生长过程中，层错

<u>A</u>	<u>B</u>	<u>C</u>
<u>C</u>	<u>A</u>	<u>B</u>
<u>B</u>	<u>C</u>	<u>C</u>
<u>A</u>	<u>A</u>	<u>A</u>
<u>C</u>	<u>C</u>	<u>C</u>
<u>B</u>	<u>B</u>	<u>B</u>
<u>A</u>	<u>A</u>	<u>A</u>

(a) 正常次序  
(完整的单晶)

<u>B</u>	<u>A</u>	<u>C</u>
<u>A</u>	<u>C</u>	<u>C</u>
<u>C</u>	<u>A</u>	<u>A</u>
<u>A</u>	<u>B</u>	<u>B</u>
<u>C</u>	<u>B</u>	<u>B</u>
<u>B</u>	<u>A</u>	<u>A</u>

(b) 层错 B  
(缺少一层 B)

<u>C</u>	<u>B</u>	<u>A</u>
<u>B</u>	<u>C</u>	<u>C</u>
<u>A</u>	<u>B</u>	<u>B</u>
<u>C</u>	<u>A</u>	<u>A</u>
<u>B</u>	<u>C</u>	<u>C</u>
<u>A</u>	<u>B</u>	<u>B</u>

(c) 层错 C  
(多出一层 C)

图 7-14 正常和反常的原子层的排列次序




图 7-13 外延生长示意图




图 7-15 层错的形成和传播的示意图

是怎样发生和传播的呢？我们以图 7-15 来说明。假如衬底表面层的原子是按 A 型排列的，那末按正常次序，外延生长的第一层应为 B 型排列。但是由于某种原因，使得表面的某一区域出现反常，不是按 B 型排列，而变成按 C 型排列，那末这一区域的上面一层（第二层）也就不按正常的 C 型排列，而变成 A 型或 B 型排列，第三层变成 B 型或 C 型排列，依次下去，这一区域生长的外延层就成为  $ACABC\dots$  或  $ACBCA\dots$ ，即缺少一层 B 或多出一层 C，图 7-15 就表示缺少一层 B 型层的层错排列。由于生长速度的不同，在同一层原子的生长过程中，层错区域比正常排列的区域长得快，所以层错区域要逐渐扩大。硅原子是按图 7-12(c) 中正四面体的排列方式生长的，它和上一层中最邻近的三个原子组成正四面体，于是层错的区域就以正四面体的形式逐步向外扩展，如图 7-16 所示。因此层错区在表面的边界一般说是呈正三角形的。但由于形成层错的机理往往比较复杂，所以有时层错边界也会呈其他形状，如“V”形、“|”形等。

引起表面某一区域排列反常的原因将在下面 7-3 节中详细讨论，主要是由于衬底表面的结构缺陷，衬底面上的外来杂质或生长




图 7-16 层错示意图

过程中晶体内部的局部应力等所造成。因此，层错往往起始于外延层和衬底的交界面，但也可能发生于外延生长的过程中。

层错密度过高的外延层会生成多晶层，或使  $p-n$  结电学特性不好，因此，在外延生长中应尽量减少层错密度。

## 7-2 外延层的鉴定

标志外延片性质的主要参数是外延层的电阻率、厚度、层错密度、位错密度、少数载流子的寿命和迁移率等。目前，我们主要测量的是电阻率、厚度、层错密度和位错密度。外延层的迁移率和寿命测量比较困难，因此在生产中是不测的。下面就介绍这几个参数的测量方法。

### 7-2-1 外延层电阻率的测量

外延层电阻率测量的方法很多，对于在  $n^+$  衬底上外延  $n$  层，或  $p^+$  衬底上外延  $p$  层的硅片，可用三探针法进行测量。三探针法测试的线路如图 7-17 所示。它的原理是这样的：钨丝 ( $\phi 0.2 \sim 0.3$ )




图 7-17 三探针测量装置线路图

与  $n$  型外延层形成点接触二极管，它的击穿电压与外延层的电阻率有关。如果我们取许多不同电阻率但已知其数值的外延片，测出它们的击穿电压，作成曲线，那末以后对未知电阻率的外延片，只要根据击穿电压的数值，就可按曲线查得电阻率了。图 7-18 画出了击穿电压与电阻率关系的实验数据。在图 7-17 中，杜美丝的作用是与硅片获得良好的低阻接触。当开关  $K$  接到 3 时，在杜美丝 1 与钨丝之间就加上一个反向电压，由于衬底  $n^+$  起了短路作用，因此电压主要降落在钨丝同外延层的点接触二极管上。杜美丝 2 是用来测量外延层电位的，测得了它对地的电位差后，也就得到了加在钨丝—外延层点接触二极管上的电压了。测量时先将开关  $K$  接到 3 或 4，调节调压变压器的电压，在示波器上可以观察到反向伏安特性曲线。将电压调到出现击穿点，此时立即将开关  $K$  打到 2，调节电压使示波器上的水平线刚好伸到击穿点的位置（所以这里要用长余辉示波器），这时电压表的读数（有效值）乘上 1.4 倍就是测得的击穿电压值。用这种方法读数是比较方便准确的。

用三探针法进行测量时，必须注意以下几点：① 外延层表面必须保持清洁，如果有沾污，就会使击穿不稳定。最好是刚外延好就拿来进行测量。② 随着钨丝压力的增加，点接触二极管的漏电流显著增加，而击穿电压则慢慢减小，因此测量要在尽量小的压力




图 7-18 三探针测试法外延层电阻率与击穿电压的实验曲线

下进行。③ 击穿电压的重复性不够好，应作几次测量取其平均值。④ 要保持钨丝针尖的清洁及机械上的均匀。⑤ 击穿电压随触点直径增加而降低，因此应经常更换钨丝探针以保持小的触点。

对于集成电路中的外延片，由于衬底是  $p$  型而不是  $n^+$  型的，有一小部分电压降落在外延层上，因此测得的击穿电压数值稍微偏高，于是按图 7-18 查得的外延层电阻率也稍微偏高，这点应注意。一般可用四探针法进行校正。四探针法的测量原理及方法可参阅第五章 5-5 节。

### 7-2-2 外延层厚度的测量

测量外延层厚度最常用的方法是层错法。我们在 7-1-4 节中已经叙述了在(111)面上生长的外延片层错的形状是正四面体，如图 7-19 所示。如果层错的起始点在衬底的表面，则由图 7-19 可




图 7-19 外延层厚度与层错边长的关系

以看出，正四面体的高即为外延层的厚度  $W$ ，它同四面体的边长  $l$  有如下的关系：

$$W = \sqrt{\frac{2}{3}} l \approx 0.816 l \quad (7-2)$$

只要在硅片表面显现出层错的正三角形边界，就可以根据(7-2)式由三角形边长  $l$  求得外延层厚度。

层错是一种微观缺陷，必须经过腐蚀才能观察到暴露在表面上的层错边界，即正三角形的边(见图 7-22)。显示层错的腐蚀液采用铬酸腐蚀液较好，它的成分是：

$\text{CrO}_3$  溶液(50 克  $\text{CrO}_3$  溶于 100 毫升水中) :  $\text{HF} = 1:1$

腐蚀时间约半分钟左右，冲洗干净后，把片子放到显微镜下观察，可以看到许多正三角形。选取硅片中部离边缘 2 毫米以上的三角形，读出它的边长。

由于层错可以起源于外延层和衬底交界面，也可以起源于外延的生长层中，因此在测量时必须注意选取外延层和衬底交界处为起点的层错。这种层错，腐蚀所得的三角形最大，这在显微镜下是容易观察到的。

这种测试方法是破坏性测试法（即样品要被腐蚀），因此生产中是将小的试片与硅片放在一起外延，测量试片的厚度就可。

除了层错法以外，还可以将外延片磨角染色后用干涉法测量外延层的厚度。这种方法的准确性比层错法好，具体工艺可参阅第五章 5-5 节。

### 7-2-3 层错密度及位错密度的测量

层错密度是指在硅片表面上每平方厘米中层错三角形的数目，位错密度是指硅片表面上每平方厘米中位错腐蚀坑的数目。它们的测量都是先经过腐蚀显现出层错三角形和位错腐蚀坑后，用显微镜观测读数。具体做法是在测量外延层厚度的同一片试片上，离边缘 2 毫米以内选择均匀分布的六个位置，在显微镜的视场中，分别读出该六个位置的层错（或位错）数，按下式算出层错（或位错）密度：

$$\text{层错(或位错)密度} = \frac{\text{六个视场内层错(或位错)总数}}{6 \times \text{视场面积}}$$

式中视场面积根据显微镜的镜头和放大倍数决定，不同的放大倍数对应的视场面积是不同的。

显示位错的腐蚀液和显示层错的腐蚀液一样，只是前者腐蚀时间要长一些，约 5~15 分钟。

## 7-3 外延中存在的问题及解决办法

### 7-3-1 外延层的表面缺陷

要制造性能良好的集成电路，除了对外延层的电阻率及厚度有一定要求外，还希望外延层的缺陷要少。外延层的缺陷除了前面所说的层错和位错外，还有一些严重影响外延片质量甚至使外

延片报废的缺陷，它们大体可分为宏观缺陷及微观缺陷两类。宏观缺陷是肉眼或显微镜直接能看得见的缺陷，微观缺陷则需经过腐蚀剂显示在显微镜下才能看见。一般说，缺陷是由于衬底的不完整性及外延工艺中存在的问题而产生的。对于外延中存在的缺陷，我们“要善于去观察和分析各种事物的矛盾的运动，并根据这种分析，指出解决矛盾的方法”，从而不断提高外延硅的质量。


1. 宏观缺陷 常见的宏观缺陷有小亮点、星形缺陷、球状体、多晶点、乳突等五种。

小亮点的外形是一个乌黑发亮的圆点，如图 7-20(a) 所示。它产生的原因主要是由于外界尘粒或外延反应管壁上的副反应物降落在表面上所引起。


星形缺陷是突出于表面的缺陷，它的中心点是突出于生长表面的最高点，如图 7-20(b)。简单的星形缺陷外形是一个三角锥体，一些复杂而不规则的星形缺陷是由两个或多个星形缺陷在生长过程中相遇相互作用而形成的，当把外延层逐层研磨腐蚀时，就会发现这种复杂而不规则的星形缺陷会逐渐分离为几个简单的星形缺陷。当这种星形缺陷高度集中时，则镶嵌成岛状物。星形缺陷是由碳粒沾污而引起的。当衬底表面沾有丙酮或其他有机溶剂时，在高温下碳化而成碳粒，又在热处理过程中与硅作用生成碳化硅，在这些杂质处就生成星形缺陷。另外，外延层中高的掺杂浓度( $\simeq 10^{21}/\text{厘米}^3$ )也会生成星形缺陷，甚至全部被它所覆盖，而在这些缺陷顶上生成多晶。

乳突的外形象沙丘，其中心为最高点，这是一种较大的缺陷，如图 7-20(c) 所示。它的密度虽然不大，但每个乳突所占的面积很宽。


球状体形状为一黑色小球，其中间有一发亮的小区域。有的球状体还拖有尾巴，尾巴是一条发亮的槽沟。球状体是在外延生长过程中引入的缺陷，当外延生长时有杂质颗粒落在外延片上并作定向滚动时，就会在杂质颗粒滚动的地方出现一条发亮的槽沟。



(a) 小亮点( $\times 600$ )



(b) 星形缺陷( $\times 1500$ )



(c) 乳突( $\times 100$ )

图 7-20 常见的宏观缺陷

多晶点的出现会使外延片成批报废。产生多晶点的原因主要是生长温度过低或生长速度太快所造成。

## 2. 微观缺陷 微观缺陷有位错、层错及宏观小点等三种。

对于沿(111)面生长的外延层，位错腐蚀坑为一个三角形，如图 7-21 所示。一般说，位错坑分布较均匀，但在少数衬底的个别区域，会有几十个位错坑集中在一起或排成一条线的情形。外延

层的位错主要来自衬底，衬底上的位错在外延生长过程中会延伸到外延层。实验发现外延层的位错密度比衬底稍有增加，但一般保持在同一数量级。




图 7-21 位错( $\times 200$ )




图 7-22 层错( $\times 1600$ )

层错的形状大多是三角形，也有“ $\vee$ ”字形及“|”字形，如图 7-22 所示。当层错密度较大时，由于相互作用而呈现出一些较为复杂的图形。层错的产生主要有下面三方面原因：

(1) 衬底表面抛光不佳或有机械损伤：在抛光时由于粗砂粒或较大颗粒的灰尘落到抛光液中，使衬底的抛光面出现很多划痕，这种轻微的划痕在抛光工序上难以检查出来，但在腐蚀液中腐蚀数秒钟，就可以显示出来。这种划伤以后表面出现细的毛状划痕，一般分布在边缘附近。另外抛光好的片子，由于操作不当，使表面划伤，划痕呈直线状，这类片子外延以后层错密度一定很大。实验证明在外延前如用镊子在衬底表面划一下，外延好的片子经腐蚀后就清楚地看到一道层错线，或者一条粗的拉丝，这种粗拉丝用肉眼也可以看到，在损伤部位的周围层错很多。

为了避免这种现象发生，要注意抛光工序的工艺卫生，严防粗砂落到抛光液中。抛光好的片子用擦镜纸包好。操作中不能用镊子在片子的表面划来划去，以免衬底表面出现伤痕。

(2) 生长温度过低：外延生长温度低于  $1200^{\circ}\text{C}$  时，层错增加，这在生产中是常见的。如外延温度低于  $1100^{\circ}\text{C}$ ，片子不但层错增

加，而且表面质量也不好，容易生长多晶点，表面上好象有星星一样，经腐蚀液显示以后可以看到密密麻麻的层错。

(3) 外延生长速度过快：外延生长速度太快也会使片子层错密度增加。这是由于在外延生长时衬底表面的硅原子将沿着表面移动，到达晶核附近，按正常位置排列起来，随着淀积速度的增加，硅原子沉积到衬底表面的量也增加，使硅原子不能很好的排列在正常位置上，而增加了缺位，所以随生长速度的增加，外延层晶体的不完整性也相应增加了，造成层错密度的增加。在生产上采用0.8微米/分的生长速度较为适宜。

宏观小点的分布，有时集中，有时则均匀分布在整个表面，其密度在 $10^2\sim 10^3$ 个/厘米<sup>2</sup>。一般宏观小点均匀分布于层错之间，很少发现宏观小点位于层错三角形当中。用研磨去层的方法跟踪观察，发现宏观小点都起源于衬底表面。它的产生与气体的沾污作用和残留在衬底表面上的沾污杂质有关。例如氢气中的杂质，或由于系统漏气而引进的杂质，以及外延淀积前残留在硅片表面上的任何一种杂质(如有机溶剂)，这些杂质的沾污都会导致宏观小点的出现。为了防止空气中的尘粒降落在衬底表面，衬底经清洁处理到装入石英反应器外延的过程中，要尽量减少与外界空气的接触，反应管上的副产物长到一定程度(一般做20~30炉)就应该用腐蚀剂腐蚀掉。宏观小点太多会影响p-n结的击穿特性。

### 7-3-2 外延中的氧化和图形畸变问题

外延层氧化以后，从外观看不光亮，呈白雾状。严重的氧化，使外延层生成灰暗色的多晶硅。氧化主要是由于氢气中含氧量较高所致，这由以下两方面引起：① 纯化系统失效；② 系统漏气。所以一般外延中发生氧化现象以后，便要重新活化分子筛、105催化剂和排除系统的漏气问题。

在外延以后，有时发现硅片隐埋区的图形发生畸变，例如图形沿一个方向的宽度增大，并使矩形的一角呈截去状。隐埋区图形畸变会造成光刻时图形套不准，影响电路的性能。图形有畸变往

往往是同表面乳突状小丘一起出现的，它的产生原因目前尚未弄清，有可能同衬底的晶面取向有关。用 X 光分析发现，有小丘和图形畸变的片子，衬底的晶面取向同 (111) 晶面的偏差都在  $0.5^\circ$  以下。如果在切片时，故意切偏  $2\sim4^\circ$ ，就不出现小丘和图形畸变了。

### 7-3-3 外延层质量改进办法


1. 炉内高温气相抛光腐蚀 为了减少外延层表面的缺陷密度，获得完整性较好的外延层，对衬底表面的处理，除了必要的机械抛光和清洁处理外，还可以在外延炉内用水或氯化氢高温气相腐蚀进一步抛光衬底表面。

在 7-1-1 节中，我们已讲述了氢与四氯化硅的化学反应是可逆反应，而在外延生长时，正反应是矛盾的主要方面。但是，“一切矛盾着的东西，互相联系着，不但在一定条件下共处于一个统一体中，而且在一定条件下互相转化”。当在外延炉中通入氯化氢，并且不断排出反应生成物（氢），此时逆反应就转为矛盾的主要方面，因此腐蚀的反应式是：



在合适的条件下，氯化氢能使衬底表面快速而均匀地腐蚀一层，去除表面的损伤层和表面沾污，效果良好。

另外用含有少量水汽的氢通过高温的硅衬底时，发生下述反应：



也可以腐蚀硅表面。水汽腐蚀的速率比氯化氢腐蚀来得慢，不过高纯水汽容易得到，使用方便。

采用水-氯化氢气相腐蚀也可以达到同样的目的。在  $1250^\circ\text{C}$  的高温下，使总流量的几十分之一的氢气通过氯化氢水溶液（这种水溶液在连续使用时气相的氯化氢和水的比例要保持不变），在这种气氛条件下，衬底处理 10 分钟，再用氢气热处理 10 分钟，可以得到良好的表面。反应温度和通过氯化氢水溶液的氢气流量

对腐蚀速率和外延片表面的质量有很大影响，如表7-1所示。

表7-1 水-氯化氢气相腐蚀条件对外延层表面质量的影响

时 间 (分)	温 度 (°C)	氯 流 量 (升/分)	通过水-氯化氢的 氯流量(毫升/分)	腐 蚀 速 率 (微米/分)	表 面 情 况
10	1250	5	50	0.3	良
10	1200	5	50	0.1	良
10	1200	5	100	0.05	有凹坑
10	1150	5	50	0.13	不好

由表7-1可以看出通过水-氯化氢的氯流量太大时，腐蚀速率快，但表面不好。

表7-2给出衬底表面经水-氯化氢腐蚀处理和未经处理的外延层表面质量的比较。

表7-2 衬底经水-氯化氢腐蚀处理及未经处理的外延层表面质量对比

温 度 (°C)	时 间 (分)	氯 流 量 (升/分)	腐 蚀 速 率 (微米/分)	表 面 情 况	层 错 密 度 (1/厘米 <sup>2</sup> )	位 错 密 度 (1/厘米 <sup>2</sup> )
1200	10	5	0.3	良	$10^3$	$10^3$
1200	—	—	未处理	良	$10^6$	$10^7$

气相抛光的方法对于有隐埋层的电路片是不能采用的，因为它会将很薄的一层隐埋层腐蚀掉。

2. 固体吸附法提纯四氯化硅 前面讲过四氯化硅材料的纯度对外延层的质量有很大影响，很多单位的经验证明，外延层的质量差，往往是由于四氯化硅的纯度不够高的缘故，所以提取超纯四氯化硅是做好外延工作的一个重要环节。

四氯化硅的提纯以前一直沿用精馏的方法，搞一套石英精馏塔不仅要化费国家几万元投资，而且制造困难，时间长，不易搬运，不能适应战备需要。毛主席教导我们：“人民群众有无限的创造力。他们可以组织起来，向一切可以发挥自己力量的地方和部门进军，向生产的深度和广度进军，替自己创造日益增多的福利事业。”工

人阶级打破洋框框，土法上马，用固体吸附的方法提取超纯四氯化硅，在毛泽东思想的指引下，以实事求是的科学态度，发扬了工人阶级的革命精神，只用了短短二十几天的时间和几十元的资金，就搞出了质量大大超过石英精馏塔提取的超纯四氯化硅。固体吸附的方法设备简单，投资少，上马快，很适宜于战备需要，在大力发展我国的电子工业中，这种方法是值得推广使用的。

固体吸附法提纯四氯化硅同石英精馏塔提纯四氯化硅的原理是完全不同的。

精馏方法是利用各种杂质的挥发温度(沸点)与四氯化硅不同而将它们分离开来。这种方法有一定的局限性，就是那些沸点同四氯化硅相近的杂质，如三氯化磷( $\text{PCl}_3$ )、三氯化硼( $\text{BCl}_3$ )等比较难于去除。

固体吸附法的原理则不同，它是根据化学键的极性来分离的。因为硅是四价元素，四氯化硅刚好是满键，是非极性分子，而三氯化磷、三氯化硼等杂质都是有相当大偶极矩的极性分子，很容易被某些吸附剂吸附，四氯化硅则不被吸附。实践证明，经过活性氧化铝的吸附，四氯化硅中的杂质很大一部分可以去除，用这种四氯化硅外延的电阻率可以达到 10 欧姆·厘米以上。

固体吸附的装置如图 7-23 所示。整个装置用 GG-17 玻璃和塑料管制成。工作时，用电热水浴锅加热四氯化硅粗料到 55°C 左右，使其中低沸点氯化物挥发出去，从吸附管旁的废气管中排出，再升温到四氯化硅的沸点 57.6°C 左右，使四氯化硅成为蒸气从料瓶中挥发出去，此时冷却管通水，将四氯化硅蒸气冷凝成为液体，从吸附管的管口滴下，滴下的四氯化硅液体经过吸附剂吸附后，成为超纯的四氯化硅流入存料瓶中。最后剩下的沸点高于 58°C 的杂质，可以留在粗料瓶中倒掉。

超纯吸附剂是采用 100~200 目层析中性氧化铝 ( $\text{Al}_2\text{O}_3$ )，买来后要经过提纯、焙干、活化几道处理。提纯是用 1:1 的优质纯盐酸和去离子水浸泡 12 小时以上，用去离子水洗净后再浸泡一次，冲洗到中性。然后将清洗好的吸附管塞好玻璃纤维，将氧化铝连




图 7-23 四氯化硅固体吸附装置图

水一起倒入吸附管，用绸布封好口并滤去水分。再把吸附管放在电炉中加热焙干，温度为 $250\sim300^{\circ}\text{C}$ ，到全部氧化铝能粉碎时为止。接下去进行活化，将绸布封口拆除，换上塑料套，上口加接一只三号滤球，接在机械泵上抽到 $5\times10^{-3}$  士以上的真空度，用长电炉加温到 $250\sim300^{\circ}\text{C}$ ，直到滤球上无小水点，再降到室温，用塑料套封口，就可以用作吸附提纯。活化温度是否以 $250\sim300^{\circ}\text{C}$  最适宜，还要作进一步的试验。

## 7-4 介质隔离中的外延技术

介质隔离的集成电路在制造工艺中有外延多晶硅这一道工序，它同 $p-n$  结隔离中外延单晶硅的基本道理是一样的，但是在具体要求和做法上有些不同。在第一章中已经简单叙述了介质隔离的工艺流程，它是在 $n$ 型硅片上先用腐蚀方法刻出隔离槽，经过隐

埋扩散，再在表面生长氧化层，然后在氧化层上外延一层多晶硅。这里外延的多晶硅主要是作为支持体，所以要求它的结构致密，无隙缝，特别是在隔离槽中要填满，否则硅片经过研磨以后，隔离槽中出现空隙，会使蒸发的铝引线在空隙处断裂，造成电路失效。

外延的多晶硅层厚度一般在 350~400 微米左右，比  $p-n$  结隔离的单晶外延层厚得多，因此多晶外延所需的时间是比较长的。

下面我们分别说明介质隔离中的刻槽、生长氧化层和外延多晶硅的工艺方法。

#### 7-4-1 隔离槽的腐蚀和槽深测量

介质隔离中的隔离槽是用腐蚀方法得到的，槽深一般为 45~50 微米。腐蚀这样深的槽，时间较长，而且所用腐蚀液是强酸，因此不能用光致抗蚀剂保护。而单用氧化层保护还不够，容易在槽以外的地方腐蚀出空洞来，所以必须用氧化层和铝膜两层来保护。即先在硅片上热氧化生长一层 1~1.4 微米的氧化层，光刻隔离槽后，再蒸发一层厚度为 1~2 微米的铝，进行隔离槽的套刻，刻好槽以后就可以去进行腐蚀了。刻槽时要求槽的条宽均匀，线条清晰，否则在腐蚀时会引起槽深不均匀。

1. 刻槽腐蚀 先把真空脂均匀涂在玻璃片上，再把清洁好的片子反面粘在玻璃片上。在粘片子时，注意它的正面不可碰到油脂。将粘好硅片的玻璃片放在干的塑料杯内（硅片面向上），并连杯子一起浸入冰水混合物中。在塑料杯中注入一定数量的腐蚀液，晃动腐蚀 8~11 分钟，直到槽深达 45~50 微米时止。然后用大量自来水冲洗干净。腐蚀液的配方是：浓硝酸（90%）和氢氟酸（42%）按体积比 5 比 1 充分混和，放入塑料瓶中待用。

2. 槽深的测量 槽深是用双管显微镜测量的。双管显微镜是用来测量工件表面光洁度的工具，它的主要部分的示意图如图 7-24(a) 所示。图中  $P$  是一个有微动装置的平台，是放置被测工件用的； $S_1$  是投影镜管； $S_2$  是一个带有读数目镜的观测镜管。 $S_1$ 、 $S_2$  和平台  $P$  成  $45^\circ$  角，而  $S_1$  和  $S_2$  在一个平面内互成  $90^\circ$  角。工

作时,  $S_1$  投射出一扁平光束, 它在工作面上呈一条直线, 这直线方向与  $S_1$ 、 $S_2$  构成的平面垂直。从观测镜管  $S_2$  可以看到  $S_1$  射到平面上经平面反射后的光束。

测槽深的原理如下:  $S_1$  射出的光束投射在硅片上, 经反射后在  $S_2$  中可看到一条光带  $A'A''$ , 如图 7-24(b) 所示。光带有一定的宽度。转动平台, 使硅片的某一条槽和光带  $A'A''$  垂直, 那末有一部分投射光束可以直射到槽底, 就是图中的  $AC$ 。这时, 从  $S_2$  中观察到的光束图样就如图 7-24(c) 所示。由图 7-24(b) 可知, 槽深  $AB$  等于  $BC$  (三角形  $ABC$  为等腰直角三角形), 也就是等于  $\frac{1}{\sqrt{2}} AC$ 。在  $S_2$  中用读数目镜读出  $AC$  的长度, 即可求出槽深  $AB$ 。读数目镜可用标准尺来校准其读数。




图 7-24 双管显微镜测槽深

#### 7-4-2 氧化层的生长


腐蚀好隔离槽的硅片, 经过隐埋扩散后, 就要在上面生长一层氧化层。介质隔离中对氧化层的要求是: ① 结构致密; ② 绝缘性能良好, 耐压在 100 伏以上; ③ 有一定厚度。但也不能太厚, 一般为 1~4 微米。如果厚度太大, 在以后研磨抛光时, 隔离槽处的氧化层会成为突出的线条, 造成光刻的困难和蒸发引线在氧化层突出处的断铝现象。

氧化层的绝缘性能同它的质量有很大关系, 质量好的氧化层, 1 微米左右的厚度就能耐压 100 伏以上; 而如果氧化层长得不好, 即使厚达 3~4 微米的一层, 也近于穿通, 达不到隔离的要求。因

此，生长高质量的氧化层是介质隔离工艺中的重要环节。用热氧化法可以生长高质量的氧化层，但生长速率较慢；而用外延的方法淀积二氧化硅，生长速率较快，但它的质量不如热氧化法好。因此通常是将两种方法结合起来，先用热氧化法生长一层0.3微米左右的氧化层，再用外延的方法使氧化层加厚到2~4微米左右。

外延中采用四氯化硅、二氧化碳和氢的混合气体高温反应生长氧化层，它可以同外延多晶硅放在同一套外延设备中进行，比较方便。所用的外延设备同图7-3一样，只不过在石英反应管的入口处再多接一路管道，用钢瓶二氧化碳经过纯化后，同携带四氯化硅的氢气一起通入。

四氯化硅、二氧化碳和氢的混合气体在高温下发生反应，氢同二氧化碳先生成水蒸汽和一氧化碳，水蒸汽再同四氯化硅反应生成二氧化硅，其化学反应式如下：



在高温下，水与四氯化硅的反应不仅可以生成二氧化硅，还可以生成其他的化合物（如 $\text{Si}_3\text{O}_2\text{Cl}_8$ ， $\text{Si}_2\text{OCl}_6$ 等）。这些生成物与四氯化硅和水的相对浓度有关，当水的含量高时，对生成二氧化硅有利，在生产中常用二氧化碳的流量来控制水的生成量，以调节二氧化硅的生长速率。

生长时温度调节在1180~1200°C（应低于1200°C），先打开通二氧化碳的活塞，然后再打开通携带四氯化硅的氢气的活塞，如果先通四氯化硅，则会在表面生成多晶硅。二氧化碳的流量调节在0.5~1升/分，通过四氯化硅的氢的分流量为1升/分，氢气的总流量为15升/分，四氯化硅源瓶保持在0°C，这样生长5~10分钟，即可得到约4微米厚的氧化层了。

为了得到高质量的氧化层，生长时必须注意以下几点：

(1) 生长温度的选择：氧化层生长的速率与温度有密切的关系，实验证明，在1000~1200°C的温度范围内，二氧化硅的生长速率随温度指数上升。温度较低，生长的氧化层质量较好，但生长速

率太慢；温度过低时，生成的氧化层结构疏松，绝缘性能不好；温度过高，生长速率虽快，但生成的氧化层易成葡萄状，绝缘性能也不好。而且温度太高，管道会产生白雾，沉淀出白色结晶，使管道堵塞。这也是我们所不希望的。因此通常生长温度选为 $1180^{\circ}\text{C}$ 左右，这样生成的氧化层是透明光亮的无定形结晶，质量良好。

(2) 二氧化碳流量的控制：因为二氧化碳的流量直接影响着生成的水的多少，所以氧化层的生长速率同二氧化碳的流量有关。实验发现，增加二氧化碳流量能使氧化层生长速率增加，但二氧化碳流量增大到一定程度时，氧化层的生长速率就不再增大了。在实际生长时，若二氧化碳流量过小，则容易先在衬底上生长多晶硅；而二氧化碳流量过大，易使生成的二氧化硅疏松，而且在反应器管壁会出现大量的白色产物，使管道堵塞。

(3) 氢气总流量的影响：加大氢气的总流量，有利于厚度均匀，但若二氧化碳与四氯化硅的流量不变，则总流量增加相当于降低了二氧化碳及四氯化硅的浓度，因而生长速率降低。

(4) 生长厚度的均匀性问题：卧式炉中生长氧化层时存在的主要问题就是厚度的均匀性比较差，有时同一炉片子的氧化层厚度相差竟达 $2\sim 3$ 倍，生成的氧化层一般是前端(即气体入口端)比末端薄。为获得较均匀的氧化层，可采用下列办法：(1)在绕制高频线圈时，前端绕得比末端密，以提高前端温度。(2)使石墨舟倾斜 $5\sim 10^{\circ}$ 角。(3)把片子放在中间均匀生长的地方，留出前后两端，但这会影响产量。


在生产时，可以观察基座前端硅片表面颜色的变化，从开始生长的氧化层的红颜色转变到看不出彩色，它的厚度就达到1微米以上，这时可以停止生长，这样生成的氧化层，厚度在 $1\sim 4$ 微米之间，耐压达100伏以上，表面良好，完全能达到隔离的要求。

### 7-4-3 多晶硅的生长

介质隔离中，多晶硅是在氧化层上生长的，在高温下从四氯化硅中还原出来的硅同二氧化硅会发生如下反应：



这样，淀积上去的硅变成一氧化硅气体蒸发掉了，因此硅在二氧化硅上的成核速度小于在硅上的成核速度，这就影响了多晶硅的生长，使长上的多晶硅结构疏松。特别在温度高时，上述反应更容易发生。为此，在生长多晶硅之前应对氧化层表面进行高温氢处理，使二氧化硅同氢反应后表面生成一氧化硅固体，其反应式为：



这样，氧化层的表面状态发生改变，就容易长上结构致密的多晶。另外，再适当降低温度（一般低于  $1200^{\circ}\text{C}$ ），使硅在氧化层上的淀积速率大于蒸发速率，这就能保证多晶硅的生长了。实践证明，在  $1120\sim1140^{\circ}\text{C}$  之间，衬底表面经几分钟的氢处理，然后通入四氯化硅，就能顺利地长上一层致密的多晶硅。

1. 操作步骤 外延多晶硅是接在生长氧化层以后做的，一般不需要从外延炉中取出硅片就可以直接做。

(1) 在长好氧化层后，降低炉温到  $600\sim700^{\circ}\text{C}$  左右，加大氢流量，充分赶掉反应器内残留的二氧化碳。

(2) 把炉温升到  $1130^{\circ}\text{C}$  左右（在升温过程中就完成了氢处理），保持氢气的总流量为 15 升/分，通过四氯化硅的氢气分流量为 1 升/分，以较低的生长速率（约 0.5 微米/分）生长  $15\sim20$  分钟，以获得致密的多晶。

(3) 每隔  $15\sim20$  分钟增加一次通过四氯化硅的氢气流量，在  $1\sim2$  小时后，使氢气全部通过四氯化硅，此时并提高四氯化硅的温度（一般约为  $30^{\circ}\text{C}$ ），还可提高炉温，以加快多晶硅的生长速率（约 2~3 微米/分）。这样经过  $3\sim4$  小时生长，就可获得厚度为 400 微米以上的多晶层。

## 2. 多晶硅生长工艺中应注意的问题

(1) 生长温度：温度过低，长不上多晶硅；温度过高，生长速度快，但会出现大颗粒的多晶，造成麻点，并且往往不能填满隔离槽，造成槽中的空隙。

(2) 氧化层质量及表面清洁：氧化层应透明光亮，如果表面粗

糙，则生成的多晶硅与二氧化硅结合得不牢，很易剥离，此时应把二氧化硅腐蚀掉重新生长。二氧化硅表面不清洁，也会长不上多晶，此时可用 10~15% 的氢氧化钠溶液煮一下（或用氢氟酸稍微腐蚀一下），经清洗后即可长上多晶。

(3) 系统不能漏气，分子筛必须有效，反应室中残存的二氧化碳、水汽、氧气必须充分赶掉，否则就长不上多晶。

伟大领袖毛主席教导我们：“不能把过程中所有的矛盾平均看待，必须把它们区别为主要的和次要的两类，着重于捉住主要的矛盾”。在生长多晶硅的全过程中，开始一段时间（约 30 分钟）的主要矛盾是长出高质量的多晶硅，因此在这段时间内必须特别注意各种条件的控制；在 30 分钟以后，即使提高氢气流量，增加炉温等，都不会影响多晶硅的质量，此时主要矛盾已转化为加快生长速度，以缩短生长的时间，因此这以后所采取的措施都是围绕加快生长速度的。只要我们抓住了多晶硅生长中不同阶段的不同的主要矛盾，那末就能多、快、好、省地生长多晶硅。

## 毛主席语录

坚持政治挂帅，加强党的领导，大搞群众运动，实行两参一改三结合，大搞技术革新和技术革命。

## 第八章 电极引线工艺

用了前面几章所讲的氧化、扩散、光刻、外延等工艺，在一块单晶片上制成了集成电路中的晶体管、二极管和电阻等元件，并且解决了它们之间隔离的问题，但这些元件还必须按一定的要求连接起来，以便构成某一功能的电路，这就是制备互连电极的问题。另外，经过初测、划片后的合格电路，还必须封装到管座上，电路的各个电极要用金属引线同管脚连接起来，这就是引线焊接工艺。

电极制备和焊接引线这两道工序在工艺流程中是分开的，电极制备属于前工序，放在光刻引线孔以后，它分成真空镀膜和合金化两步；然后经过初测、划片，再到焊接引线（热压）工艺，这是属于后工序了。

电极制备和焊接引线比起氧化、扩散、光刻、外延等工艺来说，虽然不是关键性的工艺，但是如果不去认真去做，也会对电路的性能、成品率和可靠性带来不好的影响。我们应当遵循伟大领袖毛主席关于“世界上怕就怕‘认真’二字，共产党就最讲‘认真’”的教导，以“对工作的极端的负责任”的精神，做好这两道工序。

### 8-1 真空镀膜及合金化

硅片上各元件之间的互连电极又称内引线。内引线的金属材料一般采用铝。为什么要用铝呢？因为作为互连电极的材料最好

能具备以下几点要求：①有良好的导电性；②容易与硅形成低阻的欧姆接触；③容易进行焊接；④由于内引线一部分是覆盖在氧化层上面的，因此希望它对氧化层有一定的附着作用，以形成有足够的机械强度的结合。符合前三个要求的金属很多，如铝、金、银、镍、铂、铬等，但只有铝和铬能符合第四个要求，因为它们是强还原剂，能同二氧化硅中的氧化合，使氧化层表面变成铝或铬的氧化物，因而在氧化层同金属膜之间产生良好的结合。在集成电路制造中，通常选取铝作为内引线。

既然选择了铝作为内引线的金属，那末接下来要解决的问题就是如何把铝镀到硅片上去，又怎样来获得低阻的欧姆接触，下面我们逐节来讨论这些问题。

### 8-1-1 真空镀膜

把金属铝镀到硅片上去的方法很多，在集成电路中最常用的方法就是真空镀膜。真空镀膜是什么意思呢？就是在真空中把铝加热熔化，并蒸发成铝的蒸气原子，这些铝原子“飞”出来，沉积到硅片上去，就在硅片表面形成一层薄而均匀的铝膜，这就叫做真空镀膜。镀膜为什么要在真空中进行呢？首先是因为只有在真空中这些“飞”出来的铝原子才能够无阻碍地到达硅片表面而沉积在硅片上。假如是在大气中，气体分子很多，“飞”出来的铝原子不断同气体分子相碰而改变运动方向，不能顺利到达硅片表面，因此无法镀上。这好比要通过一条人群拥挤的马路很困难，要想直线往前走，就会同其他人相碰，但如果通过一条行人稀少的马路，那就不会同别人相碰。真空镀膜也是这个道理。其次，铝是很容易氧化的金属，把它放在大气中，即使是在室温下，表面很快就会生成一层氧化铝，在高温下，氧化得就更快了，在真空中，则可以防止铝膜的氧化。第三，在大气中或真空中度较低时，气体分子会撞击到硅表面，同铝原子一起沉积下来，使得形成的铝膜疏松，很不牢固。由于这三点原因，所以镀膜必须在高真空中进行，一般要求真空中度在 $5 \times 10^{-5}$  托以上（日常生活的大气压力约为 760 托）。

### 8-1-2 真空镀膜机的简单介绍




图 8-1 真空镀膜机

真空镀膜机的照片如图 8-1 所示，图 8-2 是它的结构示意图。它主要由真空镀膜室（图中 1），油扩散泵（图中 4）及机械泵（图中 14）三部分构成。在真空镀膜室中安置了蒸发源加热器和衬底加热器等装置，要蒸发的铝丝和硅片就放在其上。机械泵能从一个大气压下开始工作抽到  $10^{-3} \sim 5 \times 10^{-4}$  毫的真空度，使扩散泵能够正常工作。油扩散泵用来使真空镀膜室获得高真




图 8-2 真空镀膜机示意图

空，如  $10^{-5}$  毫左右的真空度。由于它不能从一个大气压开始抽起，而只能在  $10^{-2}$  毫左右的真空度下开始工作，因此必须配合机械泵一起使用，即先用机械泵把真空室抽至低真空，然后再用扩散泵把真空室抽至高真空。扩散泵的简单工作原理是这样的：通电加热使扩散泵油蒸发，油分子从喷嘴（图中 5）高速喷出，带走了附近气体分子，这些气体分子到达泵的排气口（图中 7），被机械泵抽走，同时由于水冷管（图中 6）的冷却，使油蒸气冷凝为液体而流入泵底，再受热后重复上述过程，这样不断地带走了真空室中的气体分子，使它达到  $10^{-5}$  毫左右的高真空。加热的扩散泵油容易氧化，因此必须使它始终处于真空状态，不能暴露在大气中，否则将氧化而失效。

根据上述简单原理，我们可以把真空镀膜机抽真空的操作步骤简述如下：

(1) 开启机械泵，打开阀门 10，把真空室抽到  $10^{-3}$  毫的低真空。

(2) 关闭阀门 10，打开阀门 3 及 9，先通扩散泵的冷却水，然后加热泵油，使扩散泵开始工作。

(3) 等真空室抽到  $5 \times 10^{-5}$  毫时就可以开始蒸发。

(4) 蒸发完毕后，先关闭阀门 3，切断扩散泵加热电源，等扩散泵冷却，就关闭阀门 9，切断机械泵电源，使机械泵停止抽气，这时应立即打开阀门 12 进行放气，否则机械泵中的油会在大气压力作用下倒灌入扩散泵中，造成扩散泵油失效。在下一次开动机械泵时，则应先关闭阀门 12。

(5) 要取出真空室中的硅片时，可以打开放气阀门 11，等真空中充满大气后，方可打开钟罩。在下一次要抽空真空室时，应先关闭放气阀门 11。真空镀膜机中还配备有测量真空度的仪器，就是图 8-2 中的 2 及 13。13 是一只放电管，它可以用来测量低真空，放电管中的气体在高电压作用下发生辉光放电，辉光的颜色随管内真空度而变，因此可以用来粗略估计真空度。表 8-1 列出了辉光放电的颜色与真空度的大致关系。

表 8-1 放电颜色与真空度关系

真 空 度	$10^{-1}$ 毫	$10^{-2}$ 毫	$10^{-3}$ 毫	$10^{-4}$ 毫
放电颜色	紫 红	淡 红	淡灰色	玻璃壁上出现淡绿色萤光

测量高真空是采用热阴极电离真空规，简称热规，即图中的2。它是利用下述原理测量的：热阴极发射的电子流在高电压（一般为150~250伏）加速下使真空规中的气体分子电离，这些气体离子由加负电压的收集极（一般为-10~-30伏）收集而形成了离子流，当阴极发射的电子流不变时（通常为3~5毫安），离子流的大小就同真空中有关，因此可根据离子流的数值来指示真空中。由于热规的电子流是由热阴极发射的，所以热规工作时也不能暴露在大气中，否则将使阴极立即烧毁。

### 8-1-3 真空镀膜工艺

集成电路制造工艺中，真空镀膜用的金属主要是铝和金。铝是作为内引线用的，金则作为扩散杂质用。下面就分别叙述蒸铝和蒸金的工艺步骤。

#### 【蒸铝】

1. 蒸铝前的准备工作 主要是硅片、铝丝、蒸发源加热器和衬底加热器的清洁处理。同其它工艺一样，在真空镀膜工艺中，清洁处理也是很重要的一环。

(1) 硅片的清洁处理：先对硅片表面进行仔细的检查，要求氧化层无针孔，引线孔图形清楚、不扩大，孔内无残留的氧化层。然后用浓硫酸煮1~2次，待硅片冷却后用去离子水冲洗，再用5~10% 氢氟酸浸泡20秒钟左右，以去除由于硅片暴露在空气中或清洁处理时可能在引线孔中产生的极薄的氧化层。经这样处理后的硅片再用冷去离子水冲洗干净，最后用无水乙醇脱水。

(2) 铝丝的清洁处理：将直径为0.5~1.0毫米的铝丝剪短，折成“V”形，用85% 的热磷酸（温度约为70°C）腐蚀1~2分钟，再

用热去离子水冲洗干净后，浸在无水乙醇中备用。这里所用的铝丝纯度应在4个9(99.99%)以上。

(3) 蒸发源加热器的清洁处理：蒸发源加热器用来加热铝丝，使其熔化蒸发，它用多股钨丝绕成，外形如图8-3所示。通常钨丝表面有氧化层，清洁时必须把它除去。可用10~20%的氢氧化钠(或氢氧化钾)溶液煮几次，或者用10~20%的氢氧化钠溶液电解，最后用去离子水煮几次，以去除残留的碱。经烘干后放在干燥缸中备用。初次使用的钨丝要空蒸一次。



图8-3 蒸发源加热器

(4) 衬底加热器的清洁处理：衬底加热器包括钨丝、石英管和石墨舟，它是用来放置和加热硅片的。在合金化加热硅片时，可使硅片的温度更为均匀。石墨舟的清洁处理可采用第七章外延工艺中介绍的方法，也可采用下面的方法：把石墨舟放在甲苯中浸数小时，然后用去离子水煮几次，直至没有甲苯气味。烘干后在真空中加温(比使用温度高)2小时左右，以去除石墨孔中的杂质。

2. 放置硅片及铝丝 把折成“V”形的铝丝悬挂在钨丝上，铝丝的用量根据所需铝膜的厚度及蒸发源离开硅片的距离而定，在膜厚为1~2微米，蒸发源同硅片之间距离为7.5厘米的情况下，铝的用量约为500毫克。为了防止石墨舟对硅片的沾污，可以在石墨舟上放一片石英或GG-17玻璃，再把要镀膜的硅片放在上面，最后合上钟罩。

3. 抽空镀膜室 按真空镀膜机的操作规程，把真空镀膜室的真空间度抽到 $5 \times 10^{-6}$ 毫以上。

4. 硅片热处理 待真空镀膜室的真空间度到达 $5 \times 10^{-5}$ 毫以上时，接通石墨加热电源，使石英舟温度上升到300°C，然后将加热电源切断，让石墨舟冷却。这样热处理的目的是去除硅片表面吸附的杂质，从而获得清洁的硅表面。石墨舟的温度可用热电偶测量。

5. 预蒸 当石英舟温度下降到 $150^{\circ}\text{C}$ ，且真空度恢复到 $5 \times 10^{-5}$ 毫以上时，接通蒸发源加热电源，逐步升高电压，使悬挂在钨丝上的铝丝熔化成圆滴，粘附在钨丝上。在这过程中，铝中所含有的蒸气压高的杂质被挥发掉，从而提高了铝的纯度。为了防止挥发的杂质沾污硅片表面，在预蒸前要用一块挡板遮住硅片。

6. 蒸发 当铝丝全部熔成圆滴后，迅速增大加热器的电流，并移开挡板，铝便蒸发到硅片表面上去。在蒸发过程中，真空度应维持在 $5 \times 10^{-6}$ 毫以上。当铝快蒸完时，再用挡板遮住硅片，以防止微量的四铝化钨( $\text{WAl}_4$ )蒸发到硅表面上。这时，将加热器电流降到零，并切断电源，蒸发工作就结束了。

蒸发完毕后，按真空镀膜机操作规程关闭扩散泵及机械泵，打开镀膜室，取出硅片。

【蒸金】 蒸金的工艺步骤与蒸铝类似。先将硅片背面朝上，平放在清洁的玻璃片上，把光谱纯的金片悬挂在钨丝加热器上(对于上面所述的真空镀膜机，加热器同硅片距离为7.5厘米，每次用金量约为150毫克)，蒸金的真空度要求比蒸铝稍低些，抽到 $1 \times 10^{-4}$ 毫以上就可以了。起先也用挡板遮住硅片，逐步升高加热器的电流，使金片熔成圆滴，移开挡板进行蒸发。当钨丝上金即将蒸发完时，又重新将挡板移过来遮住硅片，同时迅速降下加热器电流。其余步骤同蒸铝一样。在操作过程中，应注意加热器的电流不要加得过高或过快，否则会使悬挂在钨丝上的金片掉下来，或者使蒸在硅片上的金的颗粒较粗，不利于金扩散。

#### 8-1-4 合金化

铝蒸发到硅表面并经反刻形成一定的连接图形以后，还必须经过一道合金化的工序。因为在合金化之前，铝同硅之间的接触并不是低阻的欧姆接触，而可能有很大的接触电阻或者是金属-半导体的整流接触。合金化这一工序的目的就是为了获得铝、硅之间的低阻欧姆接触。所谓合金化，就是把蒸好铝的硅片放在真空或氮气气氛中加热到 $580^{\circ}\text{C}$ 左右，使一部分硅熔到铝里面去，形

成铝-硅合金，冷却凝固后就可以获得低电阻的欧姆接触。这里有两个问题：一是为什么合金化的温度只要  $580^{\circ}\text{C}$ ，比纯铝和纯硅的熔点来得低；二是为什么合金化后可以形成低阻欧姆接触。为了说明道理，我们先从铝-硅的相图讲起。

我们知道，纯铝的熔点是  $658^{\circ}\text{C}$ ，纯硅的熔点是  $1420^{\circ}\text{C}$ ，如果在硅中掺入一定数量的铝，那末它们的熔点就要发生变化，熔点的数值与硅中铝的含量有关。图 8-4 就是铝-硅的熔点与熔态时铝在硅中的含量的关系图，这个图就叫做铝-硅的相图。从图可以看到，当铝和硅的含量分别为 89% 和 11% 时，它们的合金的熔点只有  $577^{\circ}\text{C}$ ，比其它成分的铝硅合金都低，这个温度称为易熔点。当我们把蒸上铝的硅片放在真空中加热时，如果温度超过易熔点的温度，那末在铝-硅界面上形成一层很薄的液体层，如图 8-5(a)，这个液体层就按上述比例溶解铝和硅，形成易熔合金。经过一定时间后，表面铝层全部熔化成为液态的铝硅合金。所以合金化的温度只要超过易熔点就可以了。

再说明一下为什么合金化后可以形成低阻欧姆接触。硅片冷




图 8-4 铝-硅系统相图




图 8-5 铝-硅的合金化过程

却到易熔点温度以下，铝硅就要从熔态中结晶出来，在界面上形成硅的再结晶层，铝在再结晶层中的含量就决定于铝在硅中的固态溶解度，因此这个再结晶层中铝的浓度很小，约为  $5 \times 10^{18}/\text{厘米}^3$ ，其余的铝成为再结晶层上面的电极，如图 8-5(b)，这样铝同再结晶层之间就形成了良好的欧姆接触。如果合金化的区域是 p 型基区，那末由于铝是 p 型杂质，再结晶层同原来区域都是 p 型，从而保证了它们之间也是欧姆接触；如果合金化的区域是 n 型的，则要求 n 型杂质的浓度比铝的溶解度  $5 \times 10^{18}/\text{厘米}^3$  大得多，否则再结晶层是 p 区，它同原始 n 型硅之间就形成一个 p-n 结，造成了不希望有的整流接触。晶体管的发射区总是一个高浓度的 n 区，所以合金化的再结晶层也是 n 区，形成欧姆接触问题不大。但是集电区原来的 n 型杂质浓度比较低，约为  $2 \times 10^{18}/\text{厘米}^3$ ，为了防止再结晶层成为 p 型区，所以要在集电区引线孔中扩散高浓度的 n 型杂质磷，它是在发射区扩散的同时进行的，并不需要增添新的工艺步骤。

合金化这一工序除了形成电极的欧姆接触外，还有一个作用就是增加铝同二氧化硅的附着作用，使得铝膜同氧化层粘附得很牢，这样在热压时可以使焊接点牢牢固定在硅片上。

合金化的温度一般可超过铝-硅的易熔点温度，但也不能太高。温度太高了容易引起铝的球化，使铝层收缩在一起而造成断裂。另外，温度太高也可能使铝渗过较薄的氧化层（如三次氧化的氧化层）同下面的元件短路。

合金化后发现接触电阻很大，这往往是由于合金化的温度太低，或光刻引线孔时氧化层没有去除干净所造成的。

实际的合金化工艺中，加热温度有时低于  $577^\circ\text{C}$ ，在这种情况下，铝和硅的交界面处就不一定生成合金了，但只要温度掌握得适当，同样也可以获得低阻的欧姆接触。

合金化工艺可以在真空镀膜机中进行，也可以放在氧化扩散炉中做，这时用氮气作保护气体。如果在合金化时通适当的磷蒸气，对于避免沟道效应，减小漏电可以有一定好处。

### 8-1-5 加热器的制备

真空镀膜工艺中所需要的设备主要是真空镀膜机，这是一种多用途的通用设备，用在集成电路工艺中比较合适，但它的蒸发源加热器和衬底加热器必须根据具体情况自己制造。这里就作些简单介绍。

1. 蒸发源加热器的制造 蒸铝及蒸金用的加热器，一般采用钨丝绕制，这是因为铝在熔化时同钨丝有良好的相湿性，也就是能粘附在钨丝上不会掉下来，而金同钨也有一定的相湿性，当蒸金量较少时，采用螺旋形的钨丝加热器，也可以使熔化的金悬在钨丝上。此外，钨还具有熔点高、蒸气压低、同铝及金不易形成合金等优点。

蒸铝用的加热器常用多股钨丝绞合绕成，形状是螺旋形，螺距约为10毫米，如图8-3所示。由于钨丝是脆性金属，因此绕制时应边加热（如用煤气灯烧）边绕制，以防止钨丝脆裂。为什么加热器要用多股钨丝绞合绕成呢？如果采用单股钨丝绕制加热器，当铝丝加热熔化时，呈滴状粘附在钨丝上，由于铝滴较大，必须通过较大的电流才能使铝迅速蒸发，容易使铝滴边缘处的钨丝因过热而变细，甚至断裂，致使加热器的使用次数较少。用多股钨丝绞合绕成，由于钨丝之间有空隙，铝熔化时，这些空隙起着毛细管的作用，会把铝“吸”到钨丝的表面，使铝较均匀地分布在钨丝上，这样，钨丝上的铝层就很薄，不会发生上述现象，因此可大大延长加热器的使用寿命。目前常用三股直径为0.8~1毫米的钨丝绞合绕成加热器，蒸发所得的铝层良好，且使用寿命也较长，可达20~30次。

蒸金用的加热器通常是以直径为1毫米的单根钨丝绕成，形状也是螺旋状。由于金同钨不会形成合金，所以加热器比较耐用。

2. 衬底加热器的制造 衬底加热器的外形如图8-6所示，它由中间打孔的平板状石墨及螺旋形的钨丝加热器构成。先把光谱纯石墨锯成矩形，在横向打几个孔，孔的大小和数量根据石墨块



(a) 石墨块外形

(b) 石墨块剖面图

图 8-6 衬底加热器示意图

的厚度及宽度而定，要求是当加热时尽量使石墨块的温度均匀。在孔内放置石英管使钨丝同石墨之间绝缘开来，石墨块的侧面装有热电偶，用以测量温度。

钨丝加热器一般用直径 0.8 毫米的钨丝绕成，螺旋状钨丝的直径和长度根据石墨块孔的直径和石墨长度而定。

## 8-2 焊接工艺

在上一节中，我们解决了同一块硅片上各元件之间的连接问题，但还未解决硅片上的电极同管座引出线（管脚）的连接问题。焊接工艺就是用金属引线将硅片上的各个引出端（即电极）同管座引出线连接起来。

毛主席教导我们：“一切事物中包含的矛盾方面的相互依赖和相互斗争，决定一切事物的生命，推动一切事物的发展。”集成电路的焊接工艺经历了一个逐步变革的发展过程，这是它本身存在的矛盾所决定的。在平面晶体管诞生以前，晶体管的引线连接是采用烧结镍丝（合金管）和拉丝焊接（合金扩散管）等方法，这些方法对于电极面积比较大的管子还可以适用，但是随着台面管和平面管的出现，晶体管的图形尺寸日益缩小，原有的焊接方法同新的工艺之间产生了矛盾，热压焊接就是在这种矛盾推动之下发展起来的新的焊接技术。

热压焊接虽然解决了在小面积上形成坚固的焊接这个问题，但是它的焊接速度是比较慢的，一个集成电路需要焊二、三十个压点，都是靠手工操作，一个一个的去对准压焊的，因此工效比较低，在集成电路投入大规模生产的时候，热压往往跟不上前工序，造成了很突出的矛盾。工人老师傅遵照伟大领袖毛主席关于“我们必

须打破常规，尽量采用先进技术”的教导，决心革掉落后的焊接工艺，在各单位大力协同下，试验成功了平面焊接的新技术，并正在为逐步实现焊接工艺的半自动化和自动化而努力。

### 8-2-1 热压焊接法

平时焊接的概念是在两个焊接物之间加入焊剂，通过加热熔化使它们连接在一起。例如我们在装收音机时，用电烙铁加热，用焊锡作为焊剂。但是热压焊接既不用焊剂，也无需熔化，只是对金属引线（例如硅铝丝或金丝）和硅片上的铝层同时加热和加压（一般温度为 $350\sim400^{\circ}\text{C}$ ，加压为 $8\sim20$ 公斤/毫米 $^2$ ），就能使它们紧密地结合在一起，达到焊接目的。这种焊接法有几个优点：（1）硅片不需要经过高温加热；（2）不用焊剂，可以避免硅片表面的沾污；（3）焊接点的面积可以很小，很适合于集成电路的制造。

引线材料越柔软，加压以后，接触面就越大，因而结合得就越好；如果弹性大，加压时接触面积就会减少。所以最好采用弹性小，而可塑性大的金属作引线材料。目前多数采用硅铝丝或金丝。

采用金丝作焊接引线的最大缺点是焊接处容易断裂，这是因为在高温贮存和高温使用（ $200^{\circ}\text{C}$ 以上）情况下，铝和金在硅的催化作用下，形成金-铝合金。这种合金导电性能很差，而且脆性大，使焊接处的接触电阻增加，甚至使焊接处断裂（叫做脱键）。

用铝丝作焊接引线，可避免上述脆性合金的产生。但纯铝丝不易拉得很细，必须掺入少量硅，才能拉制成细丝。硅铝丝中硅的含量很少，把它焊到管座引出线的镀金层上去时，还不致于形成脆性的金-铝合金，所以目前常用硅铝丝作为焊接引线。

热压焊接通常采用楔焊法。楔焊法中焊接用的压刀是劈形或针形的，焊接时，把已装上管芯的管座放在加热炉中（温度为 $350\sim400^{\circ}\text{C}$ ，针的温度调节到 $250\sim320^{\circ}\text{C}$ ）。焊接是在显微镜下操作的，压刀和引线必须同时对准硅片上的焊接位置，然后踏下压刀，在引线上施加压力，将引线与硅片焊牢。再把引线的另一端拉向管脚，在管脚上焊接几个压点，拉断多余的引线，这样就焊好了。

一条引线。其它引线也是照样焊接。楔焊法的操作速度较慢，但压点的面积小，适用于小尺寸电极的焊接。图 8-7 画出了楔焊法焊接示意图。




图 8-7 楔焊法焊接引线的示意图

楔焊法中，压刀与引线同时对准硅片的操作比较麻烦，工人阶级遵循伟大领袖毛主席关于“坚持政治挂帅，加强党的领导，大搞群众运动，实行两参一改三结合，大搞技术革新和技术革命”的教导，在楔焊法的基础上，革新创造了自动送丝的热压焊法（又叫针焊法），使热压焊接的工效提高一倍以上。它的焊接过程如图 8-8 所示。

针焊法的压刀由医用注射针改制而成，把针尖略为磨平，并在侧面开一小孔，引线穿过小孔，并弯成直角，把压刀对准管脚上焊接区域，踏下压刀，就把引线一端焊好，如图 8-8(a)。再把压刀移到硅片上，同样进行焊接，如图 8-8(b)。焊好后，使刀架上的继电器工作，拉住引线，此时把压刀移开，就拉断了引线，同时又形成了一个新的弯角，以便进行下一次焊接，如图 8-8(c)和(d)。

由于用作压刀的注射针很细，压力大时会变形，甚至折断，因




图 8-8 针焊法焊接过程示意图

此常用比压刀略粗的注射针套在它外面，并把这一套管固定在刀架上，这样就可以防止压刀的变形。

针焊法焊接机如图 8-9 所示。




图 8-9 热压机

### 8-2-2 热压焊接的操作过程和注意事项

#### 1. 准备工作

(1) 检查硅铝丝、管座和硅片表面是否符合要求：①硅铝丝的直径为 20~25 微米，含硅量 1%，要求粗细均匀，不应有发黑、发霉等现象。②镀金管座的表面平整；镀金层结合得牢，不脱落，针孔少；侧环玻璃不裂。③硅片表面的铝层不应氧化，图形完整清晰，无连条、断铝，铝层不能太薄，铝层上不应有划痕。

(2) 压刀制备：将直径为 1.5 毫米的钨丝在酒精灯下烧红，按需要长度用钢丝钳割断，再用浓度 10~20% 的氢氧化钠（或氢氧化钾）溶液进行电解腐蚀，一端腐蚀成尖针状，最后用油石修整压刀尖端，使锥度大小合适，即可使用。端面大小取决于电极大小，一般尖端面的直径在 50~60 微米左右。

针焊法的压刀是采用不锈钢医用注射针头制成。先把医用注射针头的尖端剪短，然后在尖端背面用油石磨薄，打一个引线洞，最后用油石修磨尖端面，其过程如图 8-10 所示。

(3) 银浆配制：银浆用来使硅片同管座粘合起来。其成分为：

注射针	剪短	磨薄	打孔	修磨	硅铝丝

氧化银	90 克
氧化锰	1.4 克
松香	9 克
松节油	37.5 毫升
蓖麻油	5.7 毫升

图 8-10 针焊法压刀的制作过程示意图

配制时，将松香研成粉

末溶于松节油中，然后将其它成分混入搅拌，再倒入球磨缸中，球磨 100 小时后即可使用。银浆在热压时受热分解还原成白色的银层，将硅片与管座烧结在一起。

银浆放置时间长了，由于松节油挥发掉而变得稠厚，可以适当补加一些松节油调匀再用。

## 2. 操作过程

(1) 清洗硅片：将硅片分别在酒精和丙酮中加微热清洗两次，再用温去离子水冲洗几次，用无水乙醇脱水，烘干。

(2) 装片：将适量银浆先涂在管座底面上，再将硅片按适合于管脚顺序的方向放上、放平，注意银浆不要碰到管脚，也不要溢到硅片表面，以防短路。

(3) 热压：将管座放在热压机上进行热压，热压时温度一般在 350~400°C。

(4) 初测：对电路进行电压传输特性测量，检查热压质量，对不合格的产品进行检查，可返修者进行返修。

(5) 热老化：温度为 120°C，时间 4 小时，目的是检查热压质量。

(6) 复测：对热老化后电路再测其电压传输特性，对不合格品进行检查和返修。


## 3. 注意事项

(1) 为了使硅铝丝和铝层有一个良好的接触，要求铝层质量良好，这包括：铝膜不能产生球化现象；表面光刻胶要去净；铝膜表面不能沾污。为此硅片必须保存在清洁的干燥瓶中。


(2) 热压时, 压刀所加压力要适当。压力过大, 会把硅片压碎, 或硅铝丝与硅层的形变过大, 以至造成机械强度减低, 硅铝丝容易断开; 压力过小, 则使电极引线接触不良。实践证明压力的大小以使引线材料变形 $1/3\sim1/2$ 为好, 约为每平方毫米8~20公斤。图8-11所显示的是压力正常、压力过大及压力过小三种情况的热压点情况。



(a) 压力正常



(b) 压力过大



(c) 压力过小

图8-11 不同压力时热压点的形状

(3) 压刀: 尖端不能太钝或太尖, 否则会引起压点根部脱落或折断。

(4) 丝的形状要略成弧形, 不可太松或过紧。太松易引起硅铝丝之间或与硅片之间相碰发生短路, 过紧则在收缩时会崩断。

(5) 根据热压情况调节温度,若不易压牢,可适当提高压刀或管座温度,若硅铝丝粘不上,则应降低压刀温度。

### 8-2-3 超声波焊接

采用硅铝丝作引线材料,热压时有一个缺点,就是硅铝丝或铝层外面有一薄层氧化膜不易去除。由于这层氧化膜的存在,使得焊接点有时不牢靠或出现假焊,而采用金丝作引线材料,又容易生成脆性的金-铝合金。为了克服这一矛盾,可以采用超声波焊接。

超声波焊接是把频率为几千周的超声振荡的电能加到一个换能器上,产生机械振动,由它带动压刀,在压刀的振动下产生的超声波破坏了硅铝丝及铝层上的氧化膜,此时再加以压力,使铝层与硅铝丝产生塑性变形而牢固地连接起来。超声波焊接无需对压刀及管座加热,防止了热压焊中因加热引起硅铝丝及铝层的氧化。它的焊接的可靠性比热压焊来得好。

常用的超声波焊接的压刀也是针形的,中心有毛细孔,将引线穿入毛细孔内,一次位置对准,即可压焊。

超声波焊接虽然避免了热压焊接中因铝膜氧化而使焊点不牢靠的现象,但是它的设备较为复杂,操作及维修不如热压方便,而且它仍然没有解决工效很低这样一个主要矛盾。下面要介绍的用超声波进行平面焊接的方法,可以一次把所有的压点焊牢,是工效比较高、值得推广的一种焊接方法。

### 8-2-4 平面焊接(面键合)

面键合的基本精神是先在一块厚约0.3~0.4毫米的耐高温平板玻璃上,用镀膜和光刻的方法制备好一定形状的金属引线,成为焊接的基板。基板上引线的一端同硅片上要压焊的接点一一对应,另一端同外引线(管脚)焊在一起。焊接时只要将硅片有铝层的一面朝下,用真空吸附的方法将硅片吸在超声波压刀上,移到基板上,同基板上引线的位置完全对准,如图8-12所示,最后用超声波

压刀在硅片背面中心压焊，这样就能一次把集成电路上的所有接点全部压牢，从而大大提高了焊接工效。硅片同基板的对准可以用光学投影系统进行观察，这比热压焊接用显微镜观察来得方便。在大搞电子工业的群众运动中，我国工人阶级发扬了“只争朝夕”的革命精神，在极短的时间内，自行设计和制造了具有我国自己特色的面键合机。

下面介绍基板的制备方法：①先在清洁的玻璃片上蒸一层铝膜，然后按反刻办法，刻蚀出引线图样，每条引线与硅片上相应的电极位置都能对准；②在引线与管脚相接的地方要蒸发铬层和金层，以便于同外引线焊接，因为蒸发的部位尺寸较大，可以用金属钼片做成需要形状的掩模版，盖在刻好引线的玻璃片上，对准位置后，依次蒸铬和金；③外引线（管脚）用铜皮冲成，再搪一层铅锡合金（40% 铅 60% 锡）；④将外引线放在玻璃片上，管脚一对准后，用压刀通大电流焊接。基板材料除了用玻璃以外，也可以采用聚酰亚胺基板，后者还便于做成多层布线。

面键合以后的电路采用硅酮塑料封装，还可以简化封装工艺，大大降低成本。这是符合于毛主席关于“要节约闹革命”的方针的。

从热压焊接发展到面键合，焊接的次数从一次焊一个接头变为一次焊好全部接头，这在焊接技术上是前进了一大步，但是面键合的对准操作仍要靠人工，不易实现自动化操作，因此，随着电路应用的发展，焊接技术需要进一步改进。

### 8-2-5 梁式引线工艺

梁式引线是一种正在发展着的、可靠性比较好并有希望实现自动化的焊接工艺。它是把硅片上电极的金属层做得很厚，象屋




图 8-12 平面焊接示意图

梁一样，具有较高的机械强度，然后不用一般的划片方法，而是从硅片的背面进行腐蚀，把大片上的各个电路分割开来，并使电极的引出端（即原来要焊接的部位）延伸到硅片外面，这样硅片就架在“梁”上，其结构如图 8-13 所示。焊接时只要把硅片翻过来，将梁焊在管座上就可以了。




图 8-13 梁式引线示意图

如果我们把硅片上连线的金属都加厚作为“梁”，由于“梁”起着支撑的作用，所以在腐蚀时也可以将电路中原来隔离槽的部分腐蚀掉，这样元件之间的隔离是靠了空气的绝缘，因而这种隔离又叫空气隔离，它的隔离寄生效应比  $p-n$  结隔离或介质隔离都来得小，所以是一种比较彻底的隔离办法，对电路性能的提高极为有利，而且可以省略隔离工艺。

制造梁式引线的方法很多，下面介绍一种钛-金结构的方法供参考（除了钛-金结构外，也可以采用铬-金或铝-铬-金结构）。它的制造大致分为几个阶段：第一步是制备梁式引线，第二步是腐蚀分割硅片，第三步是将硅片清洗后焊到管座上。下面说明它的制造过程。

### 1. 制备梁引线

- (1) 硅片上光刻引线孔，如图 8-14(1) 所示。
- (2) 把光刻引线孔后的集成电路硅片放在真空镀膜机中加热到 300°C 左右，连续蒸发上一层钛和金，如图 8-14(2) 所示。

(3) 涂上光致抗蚀剂进行光刻,使梁的部分金属暴露,而其余部分用光致抗蚀剂保护,进行电镀金,使梁达到需要的厚度,如图8-14(3)所示。

(4) 用反刻的方法,腐蚀掉多余的金层和钛层,只留下电极和梁的部分,如图8-14(4)所示。腐蚀金层可以用碘化铵加碘,腐蚀钛层可以用氢氟酸。




图 8-14 梁式引线制造过程

## 2. 腐蚀分割硅片

(1) 减薄硅片。用金刚砂研磨硅片背面，使硅片尽可能减薄(以不碎和厚度均匀为原则)，有利于下面的腐蚀。

(2) 在硅片背面蒸一层铝。

(3) 用光刻方法在铝层上刻出分割硅片的图形，这个图形同硅片正面图形的对准问题可以用红外显微镜解决，没有红外显微镜时，可以先用一块掩模版同硅片正面图形对准后粘牢，再用一块掩模版在硅片背面同第一块掩模版对准。

(4) 将硅片用蜡固定在玻璃或蓝宝石底板上，背面朝上，放在腐蚀液( $\text{HNO}_3:\text{HF}=5:1$ )中腐蚀，使硅片分割成许多单一的集成电路硅片，并使梁引线伸出硅片之外，如图8-14(5)和(6)所示。

腐蚀分割硅片是比较关键而较难的一道工序，特别是对准和防止侧向腐蚀的问题，对于工艺的成败有较大的影响。防止侧向腐蚀除了减薄硅片以外，还可考虑在腐蚀液中添加一些保护剂。

## 3. 清洗硅片和焊接

(1) 用高压水蒸汽喷枪冲刷硅片背面，除去光致抗蚀剂和腐蚀残余物。

(2) 将预先特制好的金属网紧贴在已经清洁好的硅片背面上，在其上浇上胶棉液(硝化纤维)，使其挥发而固化后，硅片和金属网紧紧贴牢，如图8-14(7)所示。

(3) 将玻璃或蓝宝石衬底微微加热，使其上蜡和松香混合体熔化，硅片就同衬底脱离，而按原来的陈列位置转移到金属网上。

(4) 把带有硅片的金属网放到三氯乙烯溶剂中，清洗硅片表面的蜡和松香，但三氯乙烯并不溶解胶棉液，所以硅片不会从金属网上掉下来，而硅片表面却得到了清洁。

(5) 将金属网上已清洁好的硅片紧贴到涂有硅脂的玻璃片上，放入丙酮中，溶去胶棉液，于是硅片便以正面对着玻璃片，使硅片又转换到涂有硅脂的玻璃片上。由于涂有硅脂的玻璃片表面极为光洁，于是当硅片与硅脂之间的丙酮挥发后，两平面之间的空气没有了，这样硅片就紧贴于玻璃片上，即使倒转过来，硅片也不会

移动位置。

(6) 利用机械泵抽气吸取硅片，将玻璃片上的硅片逐个放到制好外引线的底座上，再用超声波一次压焊完毕，如图 8-14(8) 所示。由于在上述腐蚀和清洗过程中，各个电路小片完全是按照原来的阵列转移到玻璃片上，它们的位置和方向是严格排列的，因此焊接时可以靠机械装置来自动对准，有利于实现焊接自动化。

由于梁式引线采用较牢固的金属系统和面朝下的封装，引线接触不是点，而是面，所以可靠性高，能承受极大的振动，这对于军事和空间技术来说是极为有利的。但它也有很多缺点，尤其是成本高，工艺复杂，这给推广带来了一定的困难。目前已试验采用价格低廉的铝梁引线，以降低成本，简化工艺，使梁式引线从实验室中解放出来，真正用到生产上去。

## 毛 主 席 语 录

无论何人要认识什么事物，除了同那个事物接触，即生活于（实践于）那个事物的环境中，是没有法子解决的。

## 第九章 制 版 工 艺

在集成电路生产中，要用光刻工艺来获得定域扩散和蒸布线条的图形。例如在 5G701 集成电路的生产过程中，要经历光刻隐埋区、光刻隔离区、光刻基区、光刻发射区、光刻引线孔和反刻等六道光刻工序，因此需要六块不同的光刻掩模版（简称版子）。掩模版的质量优劣，直接影响到光刻图形的好坏，因此，制备高质量的掩模版，是集成电路生产的关键之一。随着集成电路向高频、超高速和大规模集成方面发展，电路的图形愈来愈复杂，线条尺寸愈来愈小，对掩模版的精度要求就愈来愈高。




图 9-1 掩模版的放大照片

掩模版的图形是由几十个或几百个规则地重复排列的单个电路图形组成，以使每块硅片能同时制作几十个或几百个电路。每个图形之间有一定的间隔，一般为 0.3 ~ 0.4 毫米，便于电路制成品后划片分割。例如图 9-1 所示的掩模版，就由几百个电路所组成。

掩模版的制造方法是：

首先画出放大的掩模版原图，用照相的方法，把它经过二次或三次缩小，重复拍摄在照相感光版上，然后把它复印到涂有铬层的玻璃板上，刻蚀出所需要的图形来。

一般讲，在集成电路中所使用的光刻掩模版须具备如下一些基本要求：

(1) 整套掩模版中的各块版子能精确套准，这就要求版子中每个图形尺寸要精确，各个图形的间距应保持相当的精度。具体的误差要求随不同的电路而不同，要求较高时在1微米以下。

(2) 版子中图形的黑“白”要分明，黑的地方要黑，“白”的地方透光度要高，也就是所谓反差要高。图形的边缘必须非常清晰。

(3) 版面要求非常清洁，没有较大的针孔、小岛、伤痕和污点等。

(4) 掩模版在光刻时要与硅片接触并发生摩擦，极易损坏，因此要求版子坚固耐磨。

过去，那些资产阶级技术“权威”把制版工艺讲得神乎其神，什么“精缩工艺技术要求高，只能大厂搞”，“感光材料非用外国的不行”等等谬论，把制版工作搞得冷冷清清。毛主席教导我们：“中国人民有志气，有能力，一定要在不远的将来，赶上和超过世界先进水平。”经过无产阶级文化大革命锻炼的中国工人阶级，彻底批判了叛徒、内奸、工贼刘少奇在电子工业领域里推行的“洋奴哲学”“爬行主义”等一套反革命修正主义企业路线，在毛泽东思想指引下，意气风发，斗志昂扬，大搞群众运动，用废机床改制成精缩机，用显微物镜代替精缩镜头，用国产原料试制出各种适用于制版工艺的新感光材料，还试制成了先进的多头精缩机。工人阶级满怀豪情壮志：“有战无不胜的毛泽东思想指引航向，有伟大领袖毛主席给我们撑腰，我们一定要为伟大的社会主义祖国争光。”

下面我们首先对制版工艺过程作个简单的介绍，然后再对其中某些重要部分作详细的分析讨论。

## 9-1 集成电路的制版工艺

一般讲，集成电路的掩模版制作要经过制备原图、初缩、精缩（分步重复）和复制铬版等几步。有时在初缩同精缩之间还要加一道中缩。在初缩、中缩和精缩以后可以加一次复印，根据具体情况和需要而定。下面我们就分别说明其中各道工序的做法，详细的原理和配方放在后面的几节专门讨论。

### 9-1-1 制 备 原 图

按照集成电路的工艺，首先把设计图形以放大的比例（例如二百倍）在座标纸上画成一张如图 9-2 所示的总图。总图上画有集成电路各种元件的内部各区的全部图形，以及电极窗口和电极引线的图形。从总图中可以准确的分出隐埋扩散、浓硼隔离扩散、淡硼基区扩散（包括电阻）、发射区磷扩散（包括集电区电极）、电极引线孔和反刻引线等各块掩模版的图形。




图 9-2 掩模版总图

有集成电路各种元件的内部各区的全部图形，以及电极窗口和电极引线的图形。从总图中可以准确的分出隐埋扩散、浓硼隔离扩散、淡硼基区扩散（包括电阻）、发射区磷扩散（包括集电区电极）、电极引线孔和反刻引线等各块掩模版的图形。

然后把总图中属于同一块掩模版上的图形的角点触印在白卡纸或喷过漆的铜版纸（玻璃板）上，画出或刻出所需的图形。

原图如用白卡纸制作，则按照总图上触印下来的点子，用没有反光的墨汁（或黑色广告色）仔细的画成黑白图形，这样做比较费时，线条也不易画得很直。选用喷过漆的铜版纸是一种较好的方法。在大张洁白平整的铜版纸上，先均匀的涂上一层白凡士林，接着喷上一层黑色软性硝基漆（又称皮革漆）和香蕉水的混合液（比例约 1:1），经过充分干燥，再把图样的角点触印在漆层上，然后用医用手术刀刻划出图样，轻轻挑剥去多余部分的漆层，就能得到一

张线条边缘很满意的原图。

刻剥喷过漆的玻璃板作为原图也是很好的方法。在大块平整清洁透明的玻璃板上，均匀的涂上一层硝基漆，经充分干燥，也可以用手术刀刻划出图形来。因为玻璃热膨胀系数比较低，受温度和湿度的影响较小，因此尺寸稳定，可长期保存，特别在拍摄很细线条的图形时，好处较大。采用从背面光照的透射光拍摄，可以使黑白更为分明。所用漆层的配方为：

硝基漆(透明红色)	100 毫升
罗甸(5%)	2 毫升
甘油	2 毫升

在制备原图中应注意下列几个问题：

(1) 恰当地选择放大倍数。在集成电路中常选用200~1000倍。可按照电路最小线条大小确定所用的放大倍数，如最小线条是20微米，放大200倍就是4毫米，这样用切割皮革漆的方法可以做到10%以内的误差。若线条为5微米，则选用400~1000倍的放大倍数，才能保证有较小的制图误差。但倍数也不能取得太大，否则原图尺寸过大，会造成拍摄的困难，拍摄质量也难以保障。

(2) 图形的黑白应事先按拍摄和复印次数确定好。例如，要进行一次初缩，一次精缩和一次复印铬版，则原图的黑白应和最后需要的掩模版的黑白相反，即掩模版中要求透明的地方，原图中应画成黑色，而掩模版中要求不透光的部分，原图中应是白色(或透明)的。如果在照相过程中增加拍摄次数或增加中间的复印步骤，都应考虑到它们对原图黑白的改变。

(3) 制备原图后，应对其尺寸、线条是否多余或遗漏及不同图形的套准问题进行严格检查，并保持原图的平整与清洁。

## 9-1-2 初 缩

为了保证线条尺寸的精确度，原图的放大倍数是很大的，通常是200~1000倍，所以要用拍照的方法把原图缩小成需要的尺寸，一般是采用两次拍照缩小的方法，其中第一次拍照缩小就是初缩。

初缩的缩小倍数一般是 10~40 倍。

初缩所使用的设备，如图 9-3 所示，主要有：制版照相机（或普通照相机），照相光源（可采用强光灯泡、炭弧灯、碘钨灯或长弧氙灯）和照相感光底版（常用快速明胶干版）等。为了避免照相底版的漏光，初缩工艺必须在有红光的暗室内进行。具体操作如下：




图 9-3 初缩设备

1. 对光 原图放在图架上，图的平面与照相机镜头的光轴垂直，原图的中心置于镜头光轴处。先把毛玻璃放在底片架上，调节物距和像距以得到适当的缩小倍数，用放大镜（5 倍或 10 倍）观察毛玻璃上成像的清晰度，以得到既符合尺寸要求又很清晰的图像。由于毛玻璃的粒子较粗，照相镜头又有一定的景深，使图形边缘调到清晰较难。为此，常用一块已经拍摄有图形的底版（图形边缘要好）代替毛玻璃，底版的药膜面对着镜头。调节显微镜到能够清晰地观察到这一底版上的图形，然后用显微镜观察原图在底版的药膜面上所成的像，并调节到十分清晰，这样就能获得更高的对光精确度。

2. 曝光 把照相底版（快速明胶干版或罗甸干版）装在底片架上，开启快门进行曝光。曝光时间的长短取决于灯光强弱、镜头光圈的大小、缩小倍率以及底版的感光速度。应进行适当的试验后，再确定曝光时间。

3. 显影 将曝光后的照相底版浸湿后，浸入盛有显影液的培养皿中。显影液可根据所用的感光底版选用不同的药液，例如，罗

甸干版可用物理显液，快速明胶干版可用 D-19 或 D-8 显液。显液的温度应保持在 18~25°C (同一套版子最好能在同一温度下显影)。显影时间随曝光时间长短而不同，一般为 1 分钟到数分钟。在显影充分后用水冲洗版面。

4. 定影 将显影好并用水冲过的感光底版放入定影液中进行定影，定影时间约为 1 分钟以上，到底版未曝光部分变成透明为止。然后取出，用水冲洗版面。

5. 其他处理 为了增强反差，有时须对底版进行加厚、减薄、黑化等处理，其方法见 9-4 节。

经上述手续制得的初缩版，往往还需要进行整修，把针孔用墨或氧化铁涂掉，然后提供精缩使用。对于尺寸比较小的电路，缩小倍数大，必须经过中缩再进行精缩。

### 9-1-3 精缩(分步重复缩小)

初缩或中缩所得到的底版，须再缩小一次以摄制得到所需尺寸的电路图形，并按设计要求重复进行拍摄。这一步称为精缩。精缩时感光底版放在一个可沿相互垂直方向 ( $x$  方向和  $y$  方向) 移动的平台上，每摄制一个图形后，把底版移动一段精确的距离，再摄制一个图形，这样在  $x$  方向和  $y$  方向步进重复摄制，最后便获得排成阵列的几十个到几百个图形，如图 9-1 所示。因此精缩也称为分步重复缩小。有时把分步重复放在中缩时进行，则精缩可以一次拍成；或者中缩时进行部分分步重复，例如大片中 400 只图形，中缩重复  $5 \times 5$  只图形，则精缩可在中缩的基础上分步重复  $4 \times 4$  次，即可得所需的 400 只图形。精缩后的图形尺寸，应与电路要求的实际尺寸完全一致。

精缩所需的设备如图 9-4 所




图 9-4 精缩设备

示，主要是包括光源、透镜、精密机械丝杆和平台在内的精缩机(即分步重复微缩机)。精缩机有立式和卧式两种，从功能上看，又有单筒与多筒之分。单筒一次只能拍摄一块精缩版，多筒一次能拍摄




图 9-5 精缩机示意图

多块精缩版(如一次摄制六块不同图样的一套掩模版)。图 9-5 是一只单筒精缩机的结构示意图。其中关键是带有刻度盘(一般每小格 1~10 微米)的精密丝杆与平台，光学性能优良的高分辨率照相镜头或显微镜物镜。多筒精缩机和单筒精缩机的区别是它具有多个光源部分，多个镜头，多个初缩版的底片架和共用的一个平台和一套丝杆。它的明显好处是摄制速度快，能保证各块掩模版之间的套准，而对丝杆的精度要求却相应降低，分步时允许有较大的误差等，因此操作起来比较方便。

精缩时所需的感光底版一般采用超微粒子干版，

在要求不太高的情况下，罗甸干版也能获得很好的结果，但它的感光速度较慢，边缘也不及前者清晰。

精缩过程也需在暗室内进行，具体操作如下：

1. 对准 对准是精缩工艺中很关键的一个操作，因为集成电路要求各块掩模版上的几十个或几百个图形同时实现精确的套

准。影响套准的因素很多，如分步重复时步进距离的误差，线条尺寸的变化，放大倍率的偏离等等。但是首要的一点是图形的方向是否对准，即初缩版上的固定对准标记和精缩机平台的步进方向是否一致。假如各块初缩版的对准标记（基准线）没有和步进方向一致，那末分步重复的结果是各块掩模版中图形的基准线和步进方向（ $x$  或  $y$  方向）之间都有一个夹角  $\theta$ ，如图 9-6 所示。不同掩模版的夹角  $\theta$  与初缩版位置有关，彼此可以有很大的差别，这就必然造成集成电路中各块掩模版的图形不能套准。所以对准的目的就是在分步重复缩小之前先把各个初缩版图形的方位按某一共同的固定标准（即  $x$ 、 $y$  步进方向）确定下来，以保证各掩模版的基准线方向完全一致（在允许的公差范围内），以消除分步重复后可能引起的各掩模版图形之间的夹角。




图 9-6 精缩时未对准引起的角度偏差

下面我们就介绍一种对准的方法。参照图 9-5，将初缩版安放在可以转动和作两个相互垂直方向移动的底片架上，在精缩机放置照相感光底版的平台窗口上面装一架显微镜，初缩的图样经镜头缩小成像，用显微镜可以在玻璃片上清晰地观察到缩小的图形。可以移动显微镜或初缩底版架的位置，使显微镜中的准丝交叉点和缩小后的图形基准线边缘相复合，如图 9-7 所示。然后，沿




图 9-7 从显微镜观察  
基准线图形

$x$  (或  $y$ ) 方向移动精缩机的可动平台，这时基准线也在显微镜中移动。如果初缩版的基准线方向同平台移动方向一致，则我们可以看到基准线的边缘始终沿着显微镜准丝的交点滑动，否则就发生偏离。这时我们就可以转动初缩底版架，改变初缩版的方位，直到从显微镜中观察到基准线沿着准丝交点滑动为止。

2. 对光和曝光 在精缩机的可动平台窗口上放一块已经拍制有图形的底版(图形边缘要好)，其药膜面向下，从显微镜中观察图形，调节显微镜距离使其十分清晰。然后在初缩底片架上安放清洁的初缩版，其图形经过透镜成像在上述玻璃底版上，并可从显微镜中观察到。调节物距与像距，使此图形也十分清晰。

至于缩小倍数问题，可以按下面 9-2 节所述原理进行调整。图形线条的尺寸可通过读数显微镜读出，或经过试拍确定，但是一般可以采取固定倍数的方法(例如采用 5 倍或 10 倍)，使初缩版与镜头以及精缩版与镜头之间的距离保持固定不变，仅在对光时作微小的调整。

然后，在平台窗口上放置感光底版(一般用超微粒子版)进行曝光，曝光时间随光源和感光底版的不同而不同。如果是超微粒子版，用 30~50 瓦白炽灯，曝光时间约在几秒之内。正式拍摄之前，须进行曝光试验以选取反差与线条最佳的曝光时间。

3. 分步重复 先沿某一方向(如  $x$  方向)每移动平台一定的距离(例如 1.5 毫米)重复进行曝光，直到达到此方向上所需的图形数目为止。把平台退回到起始点，而沿另一垂直的方向(如  $y$  方向)移动平台一段距离(如也是 1.5 毫米)，然后又沿  $x$  方向移动平台每隔一段距离重复进行曝光，直至  $y$  方向上也达到该方向上所需图形的数目。最后得到的图形总数即为横向行数和纵向列数的乘积。


分步重复这一操作是相当重要的，必须十分细心和严格，不能有任何粗心大意，否则各重复图形之间的步进距离可能引起很大的误差，造成各块掩模版之间不能套准。

4. 拍摄后的处理 把曝光后的底版放在温度为 $18\sim25^{\circ}\text{C}$ 的D-19或D-8显影液中显影1~2分钟，然后放在F-5定影液中定影数分钟，再充分水洗、阴干，最后检查尺寸无误后，保存起来。


#### 9-1-4 复印

精缩摄得的版子不宜直接拿去光刻或复制铬版，因为一旦磨损后重新拍摄是很麻烦的，所以通常采用类似于照相底片复印照片的方法，把它印成复印版。用复印版去复制铬版或直接进行光刻，精缩后的原版则可作为标准版保存起来。

复印设备是自制的复印机，如图9-8所示。光源发出的光，经过聚光镜会聚，调节光源的聚焦位置，使安放版子处光线亮而均匀（一般调节成平行光）。复印时，把原版放在支架上，中心对准支架上的圆孔，药膜面朝上，再把未感光过的复印照相版压在上面，药膜面朝下，进行曝光。然后经过显影、定影、水洗、阴干等步骤，就做成了复印版。




(a) 复印机外形



(b) 复印机示意图

图9-8 复印机

经过复印，会使掩模版的黑白和位置倒转，即如果原版是阳（阴）版，复印版就变为阴（阳）版，且复印版和原版的图形互成镜像对称（也称取向反转  $180^\circ$ ），如图 9-9 所示。因此在制备原图时就必须注意到这一点，以使最后得到正确的掩模版图形。



(a) 复印前的阳版

(b) 复印后的阴版

图 9-9 复印前后版面图形的变化

### 9-1-5 铬版的制备和复制

分步重复（精缩）摄制的超微粒干版或其复印版，已经可以用于光刻。但它有很大的缺点。由于它的胶膜很嫩弱，在光刻过程中，使用几十次就会磨损，寿命比较短。另外，超微粒干版的胶膜比较厚（有几个微米厚），复制时光的散射会使分辨率下降，故图形能够实用的最小范围限制在 4 微米左右。为此，常常把超微粒干版复制成金属掩模版使用。金属掩模版种类不少，最常用的是铬版，它是用真空蒸发的方法在玻璃板上蒸铬所制成，具有下列优点：

- (1) 铬层与玻璃的粘附力大，铬版十分牢固，不易磨损。实践证明铬版的使用寿命为超微粒干版的数十倍。
- (2) 铬层的厚度仅  $700\sim1000$  埃 ( $\text{\AA}$ )，因此可以制备分辨率较高、线条陡直的图形，最小线条宽度可以达到 2 微米以下。
- (3) 铬的化学性能十分稳定，不易受环境影响。

下面我们就介绍铬版的制备工艺。

蒸铬的基本工艺方法和设备，同第八章的蒸铝工艺相仿，这里不再重复。现在把工艺的要求说明如下：

- (1) 选用的玻璃要平整、光滑，无气泡，无划痕及斑点，厚度为 2 毫米左右。

(2) 在蒸铬之前玻璃要十分清洁，方法有如下两种：①对于原来比较清洁，油污很少的玻璃，可以用去污粉擦洗，再用水冲洗干净，最后用去离子水冲洗多次，直至无粒子残余。②如果原来玻璃比较脏，则应按上法处理后，再放入煮沸的肥皂水中洗刷，或在氢氧化钠(10%)的水溶液中煮沸，最后用热去离子水冲洗干净。

清洁后的玻璃版要放入清洁容器内，在200°C以上的烘箱内烘干待用。

(3) 蒸铬采用纯铬粉(纯度在99%左右)，装在加热用的钼舟内进行蒸发。蒸发前真空度抽至 $10^{-3}\sim 10^{-5}$ 毫，蒸发时玻璃版需加热，其他如预熔等手续与蒸铝工艺相似。

(4) 从真空室中取出蒸好的铬版，用丙酮棉花轻拭表面，然后放在白炽灯前观察，检查铬版的铬层有否针孔，厚度是否均匀，厚薄是否适当。铬层太厚腐蚀时易钻蚀，影响光刻，太薄则反差不够高。透过铬版观察白炽灯灯丝的亮度，可以根据经验判断铬层的厚薄。针孔的产生主要是由于玻璃的清洁度不够，有水汽吸附，铬粉不纯，尘埃影响，铬层太厚造成表面应力等原因引起。

把超微粒干版复制成铬版的方法就是一般光刻的方法，其基本工艺原理可参阅第六章。这里我们简要的叙述一下它的工艺和要求：

(1) 根据需要的大小划好铬版，预先浸入四氯化碳，使用前用丙酮擦洗，在60~80°C温度下烘30分钟。

(2) 用旋转涂布法涂胶。为了使感光胶薄而均匀，采用较稀的感光胶配方：

聚乙烯醇肉桂酸酯	5.5克
五硝基苊	0.5克
环己酮	80毫升

胶液用4号或5号砂芯玻璃漏斗(细菌漏斗)过滤，以防止光刻时出现小岛。因为隔离区掩模版的小岛影响最大，所以复制隔离区掩模版时，常常使用5号砂芯漏斗过滤的感光胶。感光胶涂布后，在60~80°C的烘箱中烘20分钟。

(3) 光刻铬膜在自制的复印机上进行。光刻时，超微粒子版的药膜面朝上，铬版的感光药膜面朝下，然后压紧进行曝光。

(4) 为了使显影的线条陡直，一般采用甲苯或丁酮显影。用甲苯显影时，显影时间约60秒。为了减少残渣，可把显影液分装两杯，依次进行显影，显影后用热风吹干。坚膜温度为200°C，时间为20~30分钟。

(5) 腐蚀液的配方为：

高锰酸钾( $K_2MnO_4$ )	3克
氢氧化钠(NaOH)	1克
水	100毫升

腐蚀温度为50~60°C，时间约1~2分钟。腐蚀后用水浸泡数分钟，然后用丙酮棉花擦去残胶。

(6) 铬版复制好以后，为了使它更经久耐用，还需进行老化，即在200~300°C的温度下烘烤数小时，使铬层和玻璃附着得更牢固。

至此，光刻掩模版的制造已经完成，经投影仪检验合格后即可交付应用。

## 9-2 制版工艺中的光学原理

对制版工艺来说，了解照相成像的原理和照相镜头的基本质量指标，如何正确地选择镜头，如何拍摄所需尺寸的图像等问题，是很重要的。本节首先讨论成像原理和如何确定图形尺寸，然后着重介绍镜头的质量指标问题。

### 9-2-1 成像原理以及如何确定尺寸

照相机有各种部件，但其关键是镜头，镜头成像原理与透镜成像原理一样。为了掌握透镜成像的基本原理，我们先介绍一下透镜的重要特性——焦距。我们把透镜(放大镜)放到太阳光下照射，在透镜下面放一张白纸，改变透镜与纸的距离，当透镜移动到某一位置时，我们将看到在纸上会聚到一个很强的光点，以致很快

使白纸烧焦。这个光点就叫做焦点，如图 9-10 所示的  $F$  点。透镜中心到焦点的距离称为焦距。




图 9-10 透镜的会聚作用




图 9-11 透镜的成像原理

正是由于透镜具有聚光的能力，因此由物发出的光线经过透镜后，能在透镜的另一面形成对应的倒像，如图 9-11 所示。假使我们在透镜成像的位置放上照相感光底版，则图像就留在照相底版上感光，经过一定的处理后就可显现出来。我们称物到透镜中心的距离为物距，用  $u$  表示；像到透镜中心的距离为像距，用  $v$  表示；透镜的焦距用  $f$  表示。实践和理论都表明，物距、像距同焦距三者之间有如下的关系：

$$\frac{1}{f} = \frac{1}{u} + \frac{1}{v} \quad (9-1)$$

也就是说，对特定的透镜，一定的物距对应于一定的像距。公式 (9-1) 适用于薄透镜，也适用于复合透镜（例如初缩、精缩镜头）。 $f$ 、 $u$ 、 $v$  的量度是从复合透镜组的焦平面算起。照相时，需要调节  $u$ 、 $v$  值，使之符合 (9-1) 式才能获得清晰的图像。这就是拍照时需要对光或调焦的道理。然而，在拍摄集成电路图样时，除了考虑图形的清晰外，还要求达到规定的尺寸，所以像的大小相对于物的大小要有一定的比例。这个比例称为缩小倍率 ( $k$ )。按照图 9-11 中

简单的几何关系(相似三角形),缩小倍率为:

$$k = \frac{\text{物长}}{\text{像长}} = \frac{u}{v} \quad (9-2)$$

因此,对光时 $u$ 与 $v$ 的大小,除了要满足(9-1)式外,还需满足(9-2)式,以获得既有确定大小又很清晰的图像。解(9-1)式及(9-2)式可得到 $u$ 、 $v$ 的表达式:

$$u = (k+1)f \quad (9-3)$$

$$v = \frac{u}{k} \quad (9-4)$$

这两个式子表明,如果要拍摄缩小倍率为 $k$ 的像,则应把物放在离透镜中心 $(k+1)$ 倍焦距处,而像离透镜中心的位置则为物距除以缩小倍率。

在制版工艺中,我们全部采用缩小摄影,即像比物小, $k > 1$ 。由(9-3)和(9-4)式知道,要 $k > 1$ ,必须 $u > 2f$ , $f < v < 2f$ ,即把物放于透镜二倍焦距之外,才能得到缩小的像(见图9-11)。

而物距、像距的大小则应根据缩小倍数由(9-3)和(9-4)式决定。例如,假定透镜焦距 $f = 21$ 厘米,要求倍率 $k = 20$ ,则按(9-3)和(9-4)式,物距 $u = (20+1) \times 21$ (厘米) = 4.4(米),像距 $v = \frac{4.4}{20}$ (米) = 22(厘米),这时才能获得缩小20倍的清晰图像。

由于照相中距离读数所存在的偏差,实际拍摄时,不可能一下子调节成确定的缩小倍数,因此必须在完成对光后,进行试拍。再在投影仪上检查尺寸,然后对物距 $u$ 和像距 $v$ 进行适当的调整,以纠正缩小倍数的偏差。设我们要求拍摄图形线条的长度为 $l_0$ ,实际拍得的图形线条长度为 $l$ ,则根据(9-2)、(9-3)及(9-4)式可以推导出纠正物距及像距的表示式:

$$\Delta u = -kf \frac{\Delta l}{l} \quad (9-5)$$

$$\Delta v = -\frac{1}{k^2} \Delta u \quad (9-6)$$

式中， $\Delta l = l - l_0$  是图形线条长度的偏差， $\Delta u = u - u_0$  是物距的偏差， $\Delta v = v - v_0$  是像距的偏差； $u$ 、 $v$  是试拍时的物距和像距， $u_0$ 、 $v_0$  是应该有的物距和像距。

我们举一个例子来说明 (9-5) 和 (9-6) 式的应用。设图形某一线条应长  $l_0 = 20$  毫米，但试拍时测得线长为  $l = 19.9$  毫米，则  $\Delta l = l - l_0 = -0.1$  毫米，在  $k = 20$ ， $f = 21$  厘米的条件下，根据 (9-5) 式算得  $\Delta u \approx -20 \times 21 \times \frac{-0.1}{20} = 2.1$  厘米，即应把物距  $u$  缩小 2.1 厘米，才能拍得等于所需的尺寸的线条。如何判断物距  $u$  应缩小还是增大？我们在拍照时都有这样的经验：照相机靠近物所得的像就大。上述例子是线条的尺寸偏小，那就要求物更靠近镜头才能获得所需尺寸的线条，此时由 (9-5) 式求得的  $\Delta u$  值应为正值；反之，若试拍时线条尺寸偏大，那就要增大物距，此时算得的  $\Delta u$  值应为负值。由 (9-6) 式算得  $\Delta v = -0.05$  毫米，这表明像距要增加 0.05 毫米才能获得清晰的像。由于镜头有一定的景深， $\Delta v$  很小时，有时可不必移动。判断像距增加还是缩小的方法，应由  $\Delta v$  是正值还是负值来决定，方法与上相同。

拍摄集成电路版子时，使用上述物距及像距的修正公式可以获得准确的尺寸，特别在物距及像距已经变动以后，还需要补拍成套版子中的某一块版子时，运用上述公式就可以很快地拍得原来尺寸的图形。

### 9-2-2 镜头的相对孔径及分辨率

每一个照相镜头的直径总是有限的，镜头周围有边框将它镶住。其中能够透光的部分叫光孔，光孔的直径叫孔径 ( $D$ )。一般说，在镜头中还装了能够收缩或开放的光圈，用来调节孔径的大小（见图 9-12），因而能够改变通过透镜的光量。为了标志透镜的质量，常引入相对孔径的概念，它就是孔径与焦距之比  $D/f$ 。相对孔径的数值越大，透过的光量也越大。

在实用的镜头中常引入相对孔径的倒数，称为  $F$  数：




图 9-12 镜头的相对孔径和光圈

$$F = f/D \quad (9-7)$$

例如照相机镜头上的光圈指数 3.2, 4.5, 6.3…等就是  $F$  数。 $F$  数越大, 相对孔径越小;  $F$  数越小, 相对孔径越大。在制版中就是通过改变镜头的  $F$  数来调节透镜孔径的大小, 因而改变了通过的光量的大小。

虽然每一个镜头的  $F$  数可以改变, 但是对每一给定的透镜, 都有一个最小的  $F$  数(即最大的相对孔径), 每一个镜头都标注出这个数值的大小。例如镜头边框上刻有 1:4.5 字样, 则表明该镜头的最小  $F$  数为 4.5, 这个数值的大小关系到镜头质量的好坏, 特别是关系到镜头拍摄细线条的能力, 即关系到所谓镜头分辨率的高低。

镜头分辨率是指在每毫米内能分出黑白等距的线条的最大数目, 如图 9-13 所示。因此, 分辨率反映了镜头能拍摄的最细线条的能力, 这个数目越大, 镜头的分辨率也越高。

根据理论计算, 镜头的分辨率是:

$$\text{理论分辨率} = 1000/\lambda F \text{ (条/毫米)} \quad (9-8)$$

式中  $\lambda$  是拍摄时所用光源的波长, 单位用微米;  $F$  为最小  $F$  数。例如使用波长为 5461 埃 (0.5461 微米) 的黄绿光拍摄, 镜头的最小  $F$  数为 4.5, 则分辨率的理论值为 400 条/毫米。由(9-8)式可见, 最小  $F$  数愈小, 分辨率愈高; 或者说透镜的焦距越短, 孔径越大, 则分辨率越高。




图 9-13 分辨率的示意图

必须指出，实际所用的镜头，分辨率比(9-8)式所给出的理论值低。据粗略估计，透镜的实际分辨率是理论值的 $1/3 \sim 1/5$ 。此外，考虑到镜头成像的畸变、像差、色差等因素的影响，因而在实际工作中必须通过试验来确定所用镜头的分辨率。

### 9-2-3 镜头的有效视场

照相镜头都经过精密加工，这在很大程度上校正了造成质量不高的种种因素，减少了透镜的某些缺陷，如像差、色差等。但实践证明，任何一个镜头总不是完全理想的，所谓镜头的有效视场就反映了实际镜头的一种缺陷。在照相时，底片上图像的尺寸不能超出一定的范围，假如超出了这个范围，图像边缘就不清晰或者发生形变。这个范围就是镜头的有效视场。有效视场与镜头的焦距有关，一般说来，有效视场直径 $d$ 约为焦距 $f$ 的五分之一：

$$d = \frac{1}{5}f \quad (9-9)$$

对显微物镜来说则为焦距的十分之一。

对于尺寸为  $A \times A$  的正方形原图, 若缩小  $k$  倍后, 得到的像图尺寸为  $A' \times A'$  (其中  $A' = \frac{A}{k}$ ), 则此时选用镜头的有效视场直径应大于或等于像图上的对角线长度, 即  $d = \frac{1}{5}f \geq \sqrt{2}A'$ , 因此使用镜头的最小焦距为:

$$f = 5\sqrt{2}A' \approx 7A' \quad (9-10)$$

如图 9-14 所示。例如初缩图像的尺寸为 2 厘米  $\times$  2 厘米, 则须选




图 9-14 有效视场的示意图

用最小焦距为 14 厘米的透镜; 精缩图像的尺寸若为 1 毫米  $\times$  1 毫米, 则应选用最小焦距为 7 毫米的透镜。

由上面两节叙述可知, 由于镜头的有效视场而限制了镜头焦距不能太小, 而镜头的分辨率却又限制了焦距不能太大, 实际使用时需选取适当焦距的镜头以满足各方面的要求。

#### 9-2-4 镜头的景深

如前所述, 拍摄图像时, 当物距与像距满足(9-1)式的成像关系时, 就能拍得清晰的图像。但是任何一种镜头, 并非严格地只能成像在满足(9-1)式关系的位置上, 而是在此位置附近很小距离内都能比较清晰地成像, 这段距离就叫做镜头的景深。如用  $\Delta D$  表示景深的大小, 则由光学理论可以推得  $\Delta D$  值与镜头的  $F$  数和光波波长有如下关系:

$$\Delta D = 4\lambda F^2 \quad (9-11)$$

$F$  愈小(即相对孔径愈大), 景深愈小。

镜头景深的存在, 对制版照相来说有利亦有弊。好处在于对光时并不要求非常精确的位置, 特别是在拍摄过程中, 若照相底版位置有移动, 像距有变化, 但并未超出景深范围时, 则不妨碍清晰

成像；坏处在于感光药膜面的表面和内层均有图像，使图像边缘不易清晰、尖锐，妨碍细线条的拍摄。

在精缩中为保证清晰地成像，底版水平移动时的垂直方向位移必须小于镜头的景深。典型的精缩用的镜头景深一般小于6微米，这就对底版药膜的均匀性及底版玻璃的均匀性都有较高的要求，否则将无法拍得高质量的版子。目前玻璃的平整度为10微米/厘米，已足够满足要求了。

#### 9-2-5 在制版工艺中如何选取镜头

综上所述，我们选取镜头时应注意以下各点：

##### 1. 选取分辨率高的镜头

(1) 选取像差、色差小的镜头：镜头中由于存在着像差及色差，使图像成像后发生畸变，影响分辨率的提高，因此我们必须选取像差及色差小的镜头作为制版镜头。如果在照相时使用单色光(一般加滤色片)，则能降低对镜头色差的要求。

(2) 选取  $F$  数小的镜头：为了提高镜头的分辨率，需选取  $F$  数小的镜头。例如用于初缩的镜头  $F$  数可选择9左右的，而精缩用的镜头  $F$  数选择在2左右才能获得满意的结果。

2. 选取适当焦距的镜头 镜头焦距的选取，必须注意以下两点：①缩小倍率和照相机架的长度。根据(9-3)式，焦距必须小于照相机架长度除以缩小倍率加1。②拍得图像的尺寸。根据(9-10)式，焦距必须大于图形正方形边长的7倍。兼顾这两点要求，可选取适当的焦距值，以获得尽可能大的图像和尽可能大的缩小倍率。例如照相机架长5米，最大缩小倍率  $k=20$ ，图像的尺寸为3厘米，则选取  $f=21$  厘米的镜头就可以满足这个要求。又如精缩机架长30~40厘米，缩小倍率  $k=5$ ，图像尺寸为0.75厘米，则选取  $f=5\sim6$  厘米就可满足要求。

3. 制版中选用显微物镜问题 显微物镜可用来观察微小的物件或图像，即能起放大作用，因此，反过来用于缩小图像也有很高的质量。目前在国内外集成电路掩模版的制造中已广泛应用高

质量的各种倍率的显微物镜作为精缩镜头来拍摄极细线条。对于显微物镜，除了其本身光学性能的优劣外，选取比较大的数值孔径数（即  $N.A$  值）很有必要。 $N.A$  值等于  $\frac{1}{2F}$ ，它反映了镜头的分辨本领， $N.A$  值越大（即越接近于 1），则镜头的分辨率越高。表 9-1 是显微物镜景深的实验值。

表 9-1  $N.A$  值与景深的实验值

数值孔径 ( $N.A$ )	相应的 $F$ 数	景深 (微米)
0.10	5	35
0.16	3.1	14
0.32	1.6	4.5
0.65	0.77	0.8
0.90	0.56	0.4

一般说，显微物镜比照相镜头有更高的分辨率，用来拍摄细线条是很有利的。但它的景深一般较短，特别是有效视场较小，因此限制了所拍图形的尺寸，这是一个缺点。

我国工人阶级在战无不胜的毛泽东思想指引下，狠批了叛徒、内奸、工贼刘少奇的爬行主义、洋奴哲学，发扬“自力更生”、“艰苦奋斗”的精神，自行设计和制造了各种镜头，目前已日益广泛地应用于我国半导体工业的制版工艺中。例如上海出品的“红旗牌”镜头，焦距为 40 毫米、60 毫米， $F$  数为 2.8，固定在 5.6 使用，有效视场可达 6 毫米以上，可以拍摄 3~5 微米的线条，能满意地用于集成电路的制版工艺中。

### 9-3 照相感光材料的制备

#### 9-3-1 制版工艺对照相感光材料的要求

制版工艺上用的照相感光材料与一般市售的拍摄人像胶卷的性能很不相同，它有如下一些特点：

- (1) 制版工艺要求感光材料感光后黑“白”分明，即反差要高。

这样才能使掩模版中黑处掩蔽作用好，“白”处透光度高。而市售胶卷，反差不能太高，它要求黑“白”变化缓慢柔和，这样照的相立体感强。

(2) 制版工艺要求照相感光材料拍出的图像能清楚地分辨出几微米的线条(相当于一根头发丝的十分之一)，也就是要求感光材料的分辨率很高。而市售胶卷根本不需要这样高的分辨率。

(3) 市售胶卷要求感光速度快，例如曝光时间在 $1/100$ ,  $1/50$ 秒左右，曝光时间一长，人像容易因移动而模糊。而制版工艺中拍的是静物，因此感光速度可以慢些。当然感光速度太慢，则影响了工作效率，也是不希望的。

掩模版的反差及分辨率等特性，不仅与感光材料本身有关，还与外界条件有关。例如即使是高反差的感光材料，如果我们在拍照时选取在曝光不足或过度的区域，则同样会得到低反差的结果。然而本身是低反差的感光材料，则改变曝光时间也不能获得高反差的结果。正如毛主席所教导的：“外因是变化的条件，内因是变化的根据，外因通过内因而起作用。”感光材料的好坏，是决定掩模版质量高低的内在因素，因此制备符合制版要求的照相感光材料就成为整个制版工艺中一个十分重要的问题了。

制版工艺中感光底版有罗甸湿版、罗甸干版、快速明胶干版和超微粒干版等几种。印刷工业上用的罗甸版感光材料，它的反差虽比一般市售胶卷强，但罗甸湿版由于操作不便，容易损坏设备和无法保存等缺点已被淘汰。罗甸干版虽有工艺成熟、设备简单等优点，但它的感光速度慢，药膜牢度不够，分辨率不够高。因此，也逐步被快速明胶干版和超微粒干版所替代。



超微粒干版反差强，分辨率高，用于精缩已能拍摄出 $2\sim3$ 微米线条的图形。但超微粒干版感光速度较慢，不适用于初缩(因为初缩镜头的相对孔径小，若感光速度慢，则需要的曝光时间太长)。快速明胶干版(也称新华版)反差强，感光速度快(当然还及不上一般市售胶卷)，但分辨率不够高，因此它适用于初缩而不能用于精缩。

我国工人阶级和革命技术人员，高举毛泽东思想伟大红旗，早在几年前就自力更生地制备了高质量的超微粒子版，打破了美帝、苏修的技术垄断，为我国迅速发展集成电路生产创造了有利的条件。

### 9-3-2 照相感光材料的组成和制备

照相感光材料一般由片基及感光药膜两部分所组成。制版中使用的感光版的片基是稳定性比较良好的玻璃，而感光药膜是以硝酸银( $\text{AgNO}_3$ )，卤化物(例如 $\text{KBr}$ 、 $\text{KI}$ 、 $\text{NaCl}$ 等)和介质(如罗甸、明胶等)三种物质为主，配成乳胶液涂在玻璃板上所形成。

用适当的方法把上述三种物质混合在一起时，就会产生下述的化学反应，形成卤化银物质：



所生成的卤化银( $\text{AgCl}$ 、 $\text{AgBr}$ 、 $\text{AgI}$ )都难溶于水。由于介质明胶的存在，它们又都以离子晶体的形式分散在介质之中。

这些分散在介质中的卤化银晶粒就是感光材料的主要感光基础。它受到光照之后，会分解出银原子而形成所谓“潜影”(潜在的影像)。在显影之后，大量的卤化银会被显影液中的还原物质还原成银原子，聚集在潜影的周围，形成影像。

采用一定方法将三种物质混合在一起，生成卤化银晶粒及卤化银晶粒不断长大的过程称为乳化。乳化的方法有多种：

(1) 在明胶水溶液中，同时加入卤化物和硝酸银，但始终保持卤化物的过量，使硝酸银反应完全，不易引起灰雾。这样的乳化称正乳化。

(2) 在明胶水溶液中，先加入硝酸银，再加卤化物，使硝酸银始终保持过量。这样的乳化称逆乳化。硝酸银的过量会控制卤化银晶粒的生长，因此粒子比较细，但容易引起灰雾。

(3) 把硝酸银和卤化物分别溶于明胶水溶液中，然后再把两

种溶液混在一起，这样，硝酸银和卤化物不会大量直接相遇而形成大的颗粒。这种方法称为两液法。

乳化过程是影响感光材料特性关键步骤，我们将在 9-3-3 节中再作详细讨论。

乳胶液中往往还需加入一些补助剂，如碘哪金醇等增感剂可提高照相材料的感光度，三氯吲哚啉可以起稳定的作用，铬矾可起坚膜作用，氯化铑钠则能起提高反差的作用。

现以一种超微粒子版为例，来说明照相感光材料的制备过程。这种超微粒子版的配方如下：

甲、明胶水溶液	明胶	慢性	5 克
	加水至		160 毫升
	柠檬酸	4%	4 毫升
乙、硝酸银		20%	22 毫升
丙、卤液(取用 22 毫升)	碘化钾 KI	0.68 克	
	溴化钾 KBr	2.8 克	
	氯化钠 NaCl	12.6 克	
	氯化镉 CdCl <sub>2</sub>	1.34 克	
	加水至		200 毫升
丁、补助剂	碘哪金醇(增感剂)	0.5%	8 毫升
	苯阱三氮唑(防灰剂)	0.5%	6 毫升
	铬矾(坚膜剂)	2%	5 毫升

配方中，增感剂碘哪金醇需自己配制，具体合成方法见本节之末。

超微粒子版的制备过程用方框图表示如下：




图 9-15 超微粒子版的工艺流程

(1) 选择和清洁玻璃：选择良好的玻璃和进行必要的清洁工作，是感光材料制备过程中所不可忽视的，它会影响片子的质量。

玻璃的要求：无气泡、无划痕、无波浪、无霉点、厚薄均匀而平整。

选择的方法：在亮处检查玻璃有无波浪和颗粒；把玻璃向光亮作透视检查，看其有何气泡、霉点和划痕；把玻璃放平，检查其是否平整。

玻璃的清洁：可先用肥皂或去污粉擦洗玻璃，以除去油污杂质，再把玻璃放在酸性洗液（铬酸）中浸泡 24 小时左右，取出后先用自来水，再用蒸馏水冲洗干净，待涂布乳胶液用。

(2) 乳化：从此步开始必须在暗室红灯下进行，以免制成之材料露光失效。把明胶、水和柠檬酸放在烧杯中，于 36~40°C 的水浴内，不断搅拌溶化成明胶水溶液。再

把硝酸银溶液乙和卤液丙分别放于两根流速相同的滴管内，如图 9-16 所示。在急剧的搅拌下把乙、丙两液注入到甲液中去，这称为双注入乳化。乳化时，卤液应始终保持过量，以使乳化反应完全，即采用正乳化方法。

(3) 冷冻：把刚制好之乳胶液迅速放在 4~8°C 左右的冰箱内冷冻成胶，以控制其卤化银颗粒不再增大。

(4) 切条水洗：把所得之胶切成 5 毫米左右宽的细条，并用 10°C 以下的冷蒸馏水（或去离子水）浸洗约 20 分钟，以除去可溶性盐（如  $KNO_3$  等）。否则，这些盐类的结晶析出，会破坏药膜表面的平整，同时，曝光时结晶的漫反射将使分辨率大为降低。为了减少胶冻吸水而溶胀，在每升水中可加入 0.2 克硫酸钠 ( $Na_2SO_4$ , 0.02%)，水洗的用水量约为 5000~7500 毫升。

(5) 重融和加入补助剂：把水洗后沥干的胶，放在烧杯中，于

50°C 的水浴中重新融化，然后滴入补助剂。

(6) 抽滤：把胶液放在砂芯漏斗内，用减压法(抽气)进行过




图 9-17 抽滤

滤，以除去胶内的大颗粒、灰尘等杂质，如图 9-17 所示。

(7) 涂布：量取一定量的乳胶液，倒在玻璃板上(玻璃板放在水平台上)，用玻璃棒涂布均匀，如图 9-18 所示。




图 9-18 涂布

(8) 真空抽干：放进真空烘箱内抽 4 小时左右。

(9) 加热坚膜：在 50~60°C 烘箱内烘约 1 小时。

(10) 为了提高分辨本领和减少图形边缘的弥散，常在背面涂一层防光晕层。防光晕层的配方如下：

水	100 毫升
明胶	2~3 克
硷性品红	1 克

或

苯乙烯顺丁烯二酸酐共聚物(16% 乙醇溶液)	1 份
硷性品红(1% 乙醇溶液)	2 份

通过上述步骤即制得超微粒子干版。

碘哪金醇的合成方法如下：

(1)  $\alpha$ -碘化甲基吡啶的合成：取 25.3 毫升  $\alpha$ -甲基吡啶同 15.8 毫升碘甲烷混合，倒入 36 毫升无水乙醇中搅拌均匀，在 40°C

左右静止1~1.5小时即得到 $\alpha$ -碘化甲基吡啶结晶，过滤后用无水乙醇洗涤结晶两次，干后约得24克 $\alpha$ -碘化甲基吡啶。

(2) 嘉哪金醇的合成：称取20克 $\alpha$ -碘化甲基吡啶，溶于270毫升无水乙醇中，再称取12.7克对二甲胺苯甲醛溶于3.5毫升六氢吡啶中，将以上两种混合物倒入500毫升圆底烧瓶中，加热沸腾，回流3小时，反应即告完成。在反应过程中，从橙黄色溶液中逐渐析出的紫红色针状结晶即为嘉哪金醇。冷后过滤，用无水乙醇洗涤结晶两次，自然干燥，即可制得28克嘉哪金醇。

超微粒子干版还可以有其他的配方。快速明胶干版的制备方法基本上与上述方法相同，只是快速明胶干版的乳化温度比超微粒子干版高，一般约为40°C。

下面列出几种配方，以供参考。

#### (1) 超微粒子干版的其他几种配方：

成 分 \ 配 方	1	2	3	4	备 注
明胶	4克 80毫升水	4克 80毫升水	4克 80毫升水	4克 80毫升水	
硝酸银	1克 10毫升水	2克 10毫升水	3克 80毫升水	4克 80毫升水	
溴化钾	0.75克 10毫升水	1.5克 10毫升水	2.25克 80毫升水	3克 80毫升水	
嘉哪金醇(0.5%)	3毫升	3毫升	3毫升	3毫升	增感剂
苯骈三氮唑(1%)	3毫升	3毫升	3毫升	3毫升	防灰剂
铬矾(2%)	3毫升	3毫升	3毫升	3毫升	坚膜剂
氯化钠(2.2%)	4毫升	8毫升	12毫升	16毫升	提高分辨率

#### (2) 快速明胶干版的配方：

甲、明胶水溶液	明胶	慢性	8克
	水	纯水	80毫升
	氯化镁钠	1/5000	3滴
	柠檬酸	12.5%	1毫升

乙、硝酸银	13.3%	60 毫升
丙、卤胶液	卤液*	60 毫升
	明胶	快性 3 克
	氯化铵钠	1/5000 2 滴
丁、补助剂	碘哪金醇(增感剂)	0.5% 5 毫升
	三氮吲哚喇唑(583)(稳定剂)	0.5% 1 毫升
	铬矾(坚膜剂)	2% 2~3 毫升(夏天 3 毫升) (冬天 2 毫升)

### 9-3-3 影响感光材料特性的因素

制版工艺要求有高反差和高分辨率的感光材料，那末，是什么因素影响了感光材料的特性呢？大量实践证明，卤化银晶粒的大小是影响感光特性的最重要因素。卤化银晶粒越细，感光材料的反差和分辨率越高，但感光速度则越慢。也就是说，提高感光材料的反差和分辨率与提高感光速度是一对矛盾。“矛盾着的两方面中，必有一方面是主要的，他方面是次要的。”在制版工艺中，提高感光材料的反差和分辨率是矛盾的主要方面。

那末，怎样才能制得细颗粒的卤化银晶粒以提高感光材料的反差和分辨率呢？关键是乳化过程。此外，制备时的溴化银、卤液和明胶的浓度也有影响。下面分别加以说明。

(1) 乳化过程：在硝酸银与卤液混和时，应尽量避免使它们大量地直接相遇，否则容易生成大颗粒的卤化银晶体。采用双注入方法，把两种物质分别装于滴管内，匀速地注入到明胶溶液中，并进行急速搅拌，有利于生成细而均匀的颗粒。采用两液法把硝酸银和卤液先分散在明胶溶液中，再加以混和，这样硝酸银和卤液不容易大量直接相遇，也有利于制成细而均匀的颗粒。

* 卤液	氯化钠 NaCl	11.2 克
	溴化钾 KBr	3.6 克
	氯化镉 CdCl <sub>2</sub>	2.7 克
	水	240 毫升

另外，反应时若卤盐过量，会增大卤化银的溶解度，而使颗粒增大。因此，有人在卤盐和硝酸银混和时采用逆乳化方法先加硝酸银再加卤盐，以保证反应时硝酸银的过量，来控制卤化银颗粒不致长得过大。但逆乳化容易引起灰雾，要很好地注意掌握。

(2) 乳化时间与温度对颗粒大小的影响：乳化时间与颗粒的大小往往成正比关系，卤化银晶粒随着乳化时间的增长而增大。当温度增高时，卤化银的溶解度增高，颗粒也大而不均匀。所以，缩短乳化的时间和尽可能降低乳化的温度，对控制微小而均匀的卤化银晶粒也是很重要的。一般采取一次瞬间乳化及降低温度(37°C左右)的乳化方法可制得细颗粒的干版。

(3) 硝酸银和卤盐浓度的影响：硝酸银和卤盐浓度增加，则卤化银颗粒增大，感光度增加，灰雾也增加，但反差减小。为制得细颗粒干版，可适当减小硝酸银与卤盐的浓度。

(4) 明胶浓度的影响：明胶在乳剂中起卤化银的保护作用，即明胶包围住卤化银微粒，阻止颗粒的聚结长大。明胶浓度低时，则其保护作用减小，使卤化银颗粒容易长大。所以，明胶浓度越高，则颗粒越小。但也不能太高，否则会使反差降低，一般取5%为宜。

综上所述，只要我们减少硝酸银和卤盐的浓度，提高明胶的浓度，尽量降低乳化时间和乳化温度，以及掌握好乳化的过程，就能制得细颗粒的感光底版。目前超微粒子干版的颗粒大小已做到0.02~0.08微米，分辨率可达500线/毫米以上。


虽然由于超微粒子干版的颗粒极细带来了反差和分辨率高的优点，然而同时也带来了感光速度较慢的缺点。为了获得极细而均匀的卤化银颗粒，同时又能使版子的感光速度不断提高，目前采取了提高卤化银浓度的办法，以增强材料的感光度，同时在工艺上设法控制其颗粒的成长。在毛泽东思想的指引下，我国工人阶级一定会在制备高质量的感光材料方面“有所发现，有所发明，有所创造，有所前进”，“赶上和超过世界先进水平”。

## 9-4 照相感光版拍摄后的化学处理

照相机的镜头的质量，感光底版的质量，各种照相设备的优劣（特别是精缩机的精度）以及拍摄技术的高低，是决定能否制备符合集成电路工艺要求的掩模版的重要因素。毛主席教导我们：“全局性的东西，不能脱离局部而独立，全局是由它的一切局部构成的。”拍摄后的一系列化学处理往往也起着十分重要的作用。熟练而精心的处理常可使较差的掩模版得到一定的改善和提高，但不正确的、疏忽的处理又常使优质的掩模版质量下降，甚至损坏报废。因而充分认识和掌握这些处理的原理与技术，对制版工作者说来是完全必要的。我们应该以高度负责的革命精神善始善终地做完制版工艺中的每一道工序。

### 9-4-1 显影

1. 化学显影 经过曝光后的照相底版必须进行显影，才会出现影像。显影过程的实质就是感光部分的卤化银与显影液中的还原剂发生还原作用，析出银原子，银原子聚集在感光部分的潜影上形成图像。未感光部分的卤化银不能被还原而析出银原子，所以不会生成影像。显影过程可用下式表达：



大多数显影液都由还原剂、保护剂、促进剂和抑制剂四种物质组成。

(1) 还原剂：这是显影液的主要成分，用来把乳胶中的卤化银还原为金属银。有无机还原剂和有机还原剂两种。在湿版中使用的硫酸亚铁( $\text{FeSO}_4$ )属于前者，而米吐尔与对苯二酚(或称几奴尼)等则是最常用的有机还原剂。它们都是碳氢化合物苯的衍生物。

对苯二酚是一种缓性还原剂，显影速度很慢，但显影能力并不弱，一旦显出影像后，就能很快地达到较大的反差与密度，适于制版工艺中运用。但对苯二酚须在碱性溶液( $\text{pH}=9.5\sim 11$ )中才能

显影，温度影响也很大。低于 10°C 时作用无力，高于 25°C 易生灰雾。

米吐尔与对苯二酚相反，是一种急速显影剂，显出影像的速度很快，但密度和反差不高。在显影液中加入 2~4% 的硫代硫酸钠，可以把米吐尔变成作用缓慢的显影液，得到较大反差，并完全避免灰雾。米吐尔受温度的影响不象对苯二酚那么大，显影容量较大，性能良好，与对苯二酚配合，可以制成多种性能不同的显影液，因此应用极广。其缺点是对某些使用者能引起皮肤中毒的反应。

还有一种有机还原剂称为非尼东。单独用非尼东配制的显影液只能得到反差很小的影像，但非尼东与对苯二酚合并使用的话，就能配制出具有用量小、保存期长等许多性质优良的效力很强的显影液。

(2) 保护剂：一般用亚硫酸钠，可防止显影液被氧化而失去还原能力。同时还有溶解卤化银和促进显影的作用，使影像密度增加很多。

(3) 促进剂：用来加速显影过程。因为显影液的还原能力随 pH 值的升高而升高，即随碱度的增加而增加，故一般的还原剂，若单独使用时，它的显影能力极为缓慢或根本不产生作用。同时，在还原剂对于银盐颗粒进行显影的时候，还会产生一定数量的酸性物质，更减少了 pH 值，而限制了还原能力。在溶液中加入适量的碱性物质，就可以始终保持较高的 pH 值，以加速显影，并且不使显影中途停止。

强碱性物质对于还原剂的促进作用强，表现在显影迅速，反差大和银粒粗糙上，在使用上易于失去效力。弱碱性物质对于还原剂的促进作用弱，表现在显影迟缓，反差小和银粒细微上，在使用上较为持久。

用于促进剂的碱或碱式盐较多，一般有碳酸钠、碳酸钾、硼砂 ( $\text{Na}_2\text{B}_4\text{O}_7 \cdot 10\text{H}_2\text{O}$ ) 等。在制版中用的硬性显影液，如苛性钠，或苛性钾，会使还原速度大大加快，影像密度增高。

(4) 抑制剂(防灰剂): 在显影液中能够对银盐的显影起限制作用的药品。

底版的灰雾的产生可能是由于漏光或贮藏不妥等等各种原因造成,但最主要的是下列两种原因: (1)由于乳胶中有一部分卤化银颗粒在制造过程中形成了灰雾中心。(2)由于显影时间过长或显影温度过高而使未感光部分的卤化银也开始被还原。

抑制剂的作用就是阻止乳胶中未感光部分的银盐的电离, 限制银离子  $\text{Ag}^+$  的还原, 防止灰雾的产生, 增强反差。象溴化钾、冰醋酸、苯骈三氮唑、明胶等均可作为防灰剂。

几种制版中常用的显影液配方如下:

(1) D-8:

亚硫酸钠	90 克
对苯二酚	45 克
苛性钠	37.5 克
溴化钾	30 克
加水至	1000 毫升

(2) D-19:

米吐尔	2 克
无水亚硫酸钠	96 克
对苯二酚	9 克
无水碳酸钠	48 克
溴化钾	5 克
加水至	1000 毫升

(3) 对苯二酚显影液:

亚硫酸钠	75 克
对苯二酚	30 克
溴化钾	10 克
碳酸钾	20 克
加水至	1000 毫升

2. 物理显影 利用显影液将乳胶中已感光过的卤化银还原出金属银, 这是一个化学变化过程, 故称为化学显影; 物理显影的

过程，是显影液中所含的银质附寄在乳胶潜影周围而成为银粒，由这些数目很多的微小银粒堆聚而成为影像。这种显影称为物理显影。

物理显影过程所使用的显影液不同于化学显影液。它由某种银盐，例如硝酸银溶液和一种还原剂，如对苯二酚、米吐尔等组成。因为它的目的是要使银质附寄在潜影上而形成影像，所以显影液中要含有溶解的银质，这种银质的来源是硝酸银溶液。硝酸银在显影液中受还原剂的作用，而将银质析出，这种银质就会逐渐地向潜影处附寄而成为银粒。物理显影的颗粒极细，分辨本领高，可对影像起加厚作用，但灵敏度较低。

下面介绍两种物理显影液的配方：

(1) 米吐尔显影液：

溶液甲：米吐尔	20 克	} 25 份
柠檬酸	40 克	
阿拉伯树胶(20%)	40 毫升	
加水至	1000 毫升	
溶液乙：硝酸银(10%)	1 份	

配方中加入适量的柠檬酸能在显影中起一定的抑制及缓冲作用，对制取细线条的掩模版是有利的。

(2) 对苯二酚显影液：

对苯二酚	10 克	} 取 30~40 毫升
柠檬酸	6 克	
加水至	1000 毫升	
硝酸银(10%)	几滴	

3. 显影液的配制 显影液是一种还原液。药品不纯，将影响照相底版的质量，所以要选用纯度较高的药品（如化学纯、分析纯）。受潮或变质的药品不能使用。称取药品时应保证份量的准确，否则会失去应用性能。

显影液用水要清洁，一般采用蒸馏水。自来水中带有矿物质，会影响显影质量。为加快溶解速度，可略为加温，但不能超过

50°C。配制显影液的容器用玻璃、陶瓷或塑料制成搅拌最好用玻璃棒，切不可用金属容器。

配制方法：先取水为总液量的3/4，按照一定的次序加入药品（还原剂、保护剂、促进剂、抑制剂）。次序决不可混乱，否则会发生故障。如将还原剂溶解后立即放入促进剂，那末显影液立即迅速被氧化而变成褐色；如果先溶解保护剂，再溶解还原剂，则会使米吐尔难于溶化（米吐尔不易溶于浓的亚硫酸钠溶液中，但在稀薄的亚硫酸钠溶液中仍可以溶化，在配制显影液时为了避免还原剂发生氧化作用，可以先在水中溶解极少量的亚硫酸钠，而后再溶解米吐尔）。抑制剂溶解次序先后关系不大。

每种药品必须完全溶化后，再溶化另一药品。尤其米吐尔，在水中溶化速率较慢，如加入其他药品，则会妨碍它的溶化。待全部溶解后，再加足水至全量。

药品置入水中时，应当不时加以搅动，以促进其溶化。无水亚硫酸钠及无水碳酸钠置于水中后，如不及时加以搅动，则易于吸水而结块，这样等它全部溶化须要极长时间。但搅动也不可太剧烈，否则大量空气溶解于水，使药液不易保存。

因显影液极易被空气氧化失效，故一次不宜配得很多，以免浪费。配好后应盛入棕色小口瓶内，并密盖瓶口，保存于阴凉之处。

#### 4. 显影过程中一些问题的讨论

(1) 温度对显影的影响：温度在显影过程中是很重要的。温度高，显影能力强，在一定的显影时间里，显出的影像生硬强烈；温度低，显影能力差，所得影像就柔软平淡。

在显影温度过高时，往往会发生一些毛病。例如：乳胶膜容易皱纹、脱落、变形、划伤，银粒容易产生集结现象，造成图形粗糙。温度高还会使未感光的银盐在显影时被还原造成灰雾。

当然温度过低产生的影像平淡无力，反差低，也不能应用。正常显影温度以18~25°C为佳。

在低于或高于正常显影温度时，可以采用水浴法降温或加热的办法来解决。

(2) 显影时间：显影时间的长短可以决定影像效果。如果显影时间略长于正常显影时间，则影像生硬强烈，反差大；如果显影时间短于正常显影时间，则影像柔软平和，反差小。虽然显影时间越长得到的反差越大，但是影像的反差表现是有限度的，当反差到达最大限度时，就不会再增加了。如继续进行显影，那末影像中密度小的部分就可能被迫继续单独进行显影，结果造成反差降低，引起灰雾。此外，显影不足或过度，还会引起掩模版中线条尺寸很大的变化，或者变宽，或者变窄，导致不能制备出符合电路尺寸要求的掩模版。

(3) 显影后灰雾的产生：版子灰雾的原因很多，主要有如下几种可能：①显影液的配方不当，或过于陈旧失效；②照相底版本身的质量不佳，或者已露过光；③显影温度过高，或时间过长；④显影时底版表面露于空气中与空气接触（夏天较严重）；⑤显影液中混入大苏打、亚硫酸钠等物质，在显影时产生一种银质附在乳胶膜上。

(4) 显影不均匀：这是由于显影时胶膜与显影液接触先后差别较大，胶膜上附有气泡，胶膜互相迭合等原因引起的。

5. 停显 显影以后把底版放入停显液中，停显液内含有酸，用来中和底版上残留显影液的碱，使显影迅速中止。一般停显液可配成3~5%左右的醋酸溶液。为了减少由于醋酸太浓而引起的明胶脱皮现象，在停显液中可加入少量的硫酸钠。

#### 9-4-2 定 影

显影后，除了感光部分的卤化银还原成银原子而呈黑色图像外，还有相当大部分的未感光卤化银残留在乳胶膜里。这些卤化银的存在，不但会损害底版的透明度，还由于它们在光线照射下仍会感光变色（发黄），使得原来拍摄的影像不能固定下来。为了长期保存底版不致发黄，并得到清晰透明的底版，必须在感光显影之后把残留的未感光部分的卤化银物质除去。定影就是把未感光的卤化银溶解掉的过程。


定影液由下列物质组成：

1. 卤化银的溶剂 这是定影液中的主要成分，常用硫代硫酸钠（大苏打）。它与未感光的卤化银相作用生成银和碱金属的复合盐  $\text{Na}_3\text{Ag}(\text{S}_2\text{O}_3)_2$  及  $\text{Na}_5\text{Ag}(\text{S}_2\text{O}_3)_3$ ，这两种盐很易溶解于水，在水中被带走。

此外，氰化钾作为卤化银的溶剂，也是很有效的，生成的银氰化钾  $\text{KAg}(\text{CN})_2$  可溶于水。因为氰化钾是剧毒药品，使用时必须加以通风防护，操作要特别谨慎。

2. 防污剂 为防止残留在底版上的显影液继续显影，以及带入到定影液中的硷类使复合盐分解而形成色斑；同时为防止显影液中的还原剂在定影液中继续被氧化而形成有色化合物污染胶膜，故在定影液中往往加入防污剂——弱酸，以中和显影液中带入的碱类。这样既可制止显影，同时可消除色斑。通常用醋酸、硼酸作为防污剂。

3. 防硫剂 在酸性定影液中的硫代硫酸钠在酸的作用下会分解出硫，反应式如下：



硫沉淀在胶膜上，损伤胶膜。加入防硫剂亚硫酸钠可防止硫的析出。

4. 坚膜剂 为坚固感光胶膜，在定影液中往往加入坚膜剂。通常用铝矾（硫酸铝钾）、铬矾（硫酸铬钾）等。矾类一定要在酸性溶液中才起坚膜作用。铝矾在  $\text{pH}=4\sim 6$  时坚膜性最好；铬矾在  $\text{pH}=3\sim 4$  时最好。还有另一种强坚膜剂甲醛（福马林），在酸性和硷性溶液中均有极强的坚膜性。

5. 加速剂 在定影液中加入氯化铵，能与硫代硫酸钠反应生成硫代硫酸铵，它能加速溶解卤化银。硫酸钾也能起加速作用，因为水中它分解成氢氧化钾与硫化氢钾溶液。溶液又再被氧化变成多硫化物及硫代硫酸盐，以加速溶解卤化银。

下面是制版中常用的定影液配方：

(1) 硫代硫酸钠定影液：

甲:	硫代硫酸钠	300 克
	硫酸钾	10 克
	加水至	1000 毫升
乙:	硫代硫酸钠	25 克
	无水亚硫酸钠	0.5 克
	加水至	100 毫升

(2) 快速酸性坚膜定影液(F-5)：

硫代硫酸钠	240 克
亚硫酸钠	15 克
醋酸(28%)	48 毫升
硼酸	7.5 克
钾矾	15 克
加水至	1000 毫升

### 9-4-3 加厚和减薄

在制版时，由于曝光或显影不足，形成底版密度不足，反差不大，则在定影后，可用物理显影的方法进行加厚。

若曝光或显影过度，引起底版密度偏高，特别是应该透明的部分密度太高，不够透明，而造成图形边缘有过渡区时，可以进行减薄(又称减力)处理，以降低透明部分的密度，提高边界的清晰度。

减薄液都属于一种氧化剂，它使底版上金属银氧化，生成一种可溶性银盐被移去。铁氰化钾减薄液的配方如下：

铁氰化钾 $K_3[Fe(CN)_6]$ (赤血盐)	5%	1 份
硫代硫酸钠	5%	3 份
水		6 份

其中铁氰化钾是一种氧化剂，它与银反应而生成亚铁氰化银  $Ag_4[Fe(CN)_6]$ ，溶解于大苏打中，以达到减薄的效果。

#### 9-4-4 反转显影

假如有一套采用二氧化硅介质隔离的掩模版，要改作为  $p-n$  结隔离的掩模版，那末它的隔离版子必须取向反转  $180^\circ$ ，即两块隔离版互成镜像对称，如图 9-19 所示。采用所谓“反转显影”的方法就能使取向反转  $180^\circ$ 。




图 9-19 隔离版的取向反转

取向反转  $180^\circ$  的方法是通过复印来进行的。一般复印能使掩模版取向反转  $180^\circ$ ，但同时引起掩模版的黑白相反，即阳版变成阴版。为了要由阳版复得阳版，可通过反转显影来达到。采取的办法是在复印中进行二次曝光和显影。在第一次曝光、显影、停显以后得到的是阴版，将此阴版放入漂白液浸漂 1 分钟，这时构成图像黑影的银粒被漂白液溶解变为透明，而未曝光的卤化银部分却不会被漂白液溶解。将浸漂后的底版再次进行曝光和显影，使底版上第一次未曝光部分的卤化银还原为银原子，就得到了与原版黑白相同而又镜像对称的图像。

反转显影的具体步骤是：

(1) 第一次曝光：要按不同的底版进行正确的曝光，以获得正常的影像密度。若曝光不足或显影不足，反转显影后，该处灰雾严重，得到的图像变粗了。若曝光过度或显影过度，这样灰雾是小了，但获得图像变细了。可见第一次曝光及显影是决定质量的关键。

(2) 显影：超微粒子版如采用 D-8 显影液，方法同通常一

样，不过显影时间必须经过试验决定，一般在 1~2 分钟之间。

(3) 停显：用 5% 的醋酸溶液停显。

(4) 水洗：在水龙头下，冲洗 3 分钟，水流不可太急。

(5) 漂白：将显影后的底版放入漂白液浸漂 1 分钟。漂白液配方为：量取 5 毫升浓硫酸，慢慢倒入 1000 毫升水中，并不断搅拌，然后加入 5 克重铬酸钾。

(6) 水洗：约 3 分钟。

(7) 清洁：在清洁液里清洗约 3 分钟。清洁液配方为：1000 毫升水内加入 5 克无水亚硫酸钠和 1 克氢氧化钠。

(8) 水洗：约 3 分钟。

(9) 第二次曝光：在强光下曝光 30 秒钟。

(10) 第二次显影：显影到足够高的反差。方法同前。

(11) 定影：在 20% 大苏打液里定影 5 分钟。

(12) 水洗后放入干燥器内吸干。

(13) 检查。

利用上述原理，也可以对原版施以反转显影后，再进行一次复印来得到黑白相反而取向不反转的图形。这样，反转显影的方法给制版工作者提供了较大的回旋余地，在某些情况下可以节省时间和精力。

## 毛主席语录

要使我国富强起来，需要几十年艰苦奋斗的时间，其中包括执行厉行节约、反对浪费这样一个勤俭建国的方针。

## 第十章 硅片的切割、研磨和抛光

制造集成电路的原材料是单晶硅锭，在鉴定其参数合格后，先要将它切割成一定厚度的硅片，然后经过研磨和抛光，去除切割时的损伤层，并且使表面平整光洁。经过这样加工后的硅片就可以使用了。

制造集成电路用的硅片表面必须是高度平整光洁的，因为任何微小的损伤都能影响器件的质量和性能。例如在外延时，如果硅片表面有裂缝或划痕，淀积的外延层中将会出现棱锥状的缺陷。又如在光刻时，硅片表面的微小弯曲会使得硅片不能与掩模版紧密接合，造成光刻图形变坏。这些都将影响生产的成品率。

硅片的切割、研磨和抛光，这些工艺是非常实际的，要真正掌握它，必须遵照伟大领袖毛主席关于“从战争学习战争”的教导，到生产实践中去，在实践过程中边干边学，不断总结经验，才能掌握它的规律性。

### 10-1 硅片的切割

#### 10-1-1 定向

制造集成电路用硅片的平面要求是(111)晶面。我们怎样来确定切出来的面是(111)晶面呢？这里介绍一种最简单的确定晶面的方法——光束定向法。

先将需要定向的面用80#粗金刚砂磨去划痕，然后放在氢氧

化钠饱和溶液中煮几分钟，再用水冲洗清洁。用一束平行光垂直照射在经上述处理过的表面上，反射回来的光束是一些有规则排列的光点。如果表面是(111)晶面，则反射光点的排列如图10-1所示，外面三个光点组成正三角形，它们与中心光点的连线互成 $120^{\circ}$ 角。




图 10-1 (111) 晶面反射光点图形




图 10-2 定向装置示意图

使图形与图10-1相符，此时，同光束垂直的面就是(111)晶面，按这样的面切割就可以了。

### 10-1-2 切 片

伟大领袖毛主席教导我们说：“任何地方必须十分爱惜人力物力，决不可只顾一时，滥用浪费。”大力发展电子工业，需要大量的硅单晶，因此使用上必须精打细算，提高硅单晶的利用率，使一定数量的硅能够造出更多的集成电路。在切片时应当尽量减少硅的损耗。目前国内切片均采用内圆切割的方法，它具有损耗少、速率快、效率高等优点。内圆切割机的装置如图10-3所示。图10-4是它切割的示意图。

切割时将定向好的硅单晶用火漆胶在夹具上（一般定向时就




图 10-3 内圆切割机




图 10-4 内圆切割示意图

固定好位置)。国产内圆切割刀片的内径约 80 毫米，刀片厚度约 30 丝，刀片由金属制成，并在刀刃上淀积有硬度很高、棱角很尖的金刚钻细粒，靠了金刚钻细粒的摩擦将硅片切割下来。这样的刀片切割损耗约 45 丝，如果刀片的厚度减薄至 15~20 丝，则切割损耗只有 30 丝左右。切割时刀刃用喷油冷却。

在切割过程中，有时由于工艺掌握不好而产生碎片现象，通常是由下列原因引起的：

- (1) 进刀过快，受力过大而破碎；
- (2) 火漆没有胶牢，切的过程中硅片脱落破碎；
- (3) 油没有喷在切割处的刀刃上；
- (4) 刀片形变。

另外，如果硅单晶本身有裂纹，切片时会产生有规则的碎片。

切割好的硅片，表面往往有一些刀痕，需要用研磨的方法将它磨去。有些工厂的工人老师傅改进了切片方法，适当提高刀片转速和减小进刀量，使切割出来的硅片表面看不出刀痕，可以直接拿去抛光，省掉研磨这一道工序。

将硅锭胶在夹具上的火漆配方如下：

松 香	300 克
碳 酸 钙	300 克
蓖 麻 油	10 毫升
虫 胶	300 克

具体配制时，将上列药品顺序放入，加热容器，并且等前面药品熔化，再依次放入后面的药品，均匀搅和，乘热倒出，结成一定大小块状待用。

## 10-2 硅片的研磨

切好的硅片在研磨前必须先进行清洗，因为切片时表面沾有火漆、机油等。清洁处理的方法是先放在丙酮中浸1~2小时，然后放在肥皂水中煮，最后用自来水冲洗清洁后擦干。

硅片经过清洁处理后，就可进行研磨。研磨的目的是去除切割时在表面上造成的损伤层，并使硅片表面平整，以及达到硅片所需的厚度。研磨分粗磨和细磨两部分。

### 10-2-1 粗 磨

粗磨工艺步骤：

(1) 把切好的硅片用螺旋测微器进行分档，相差1丝或2丝为一档。

(2) 在电炉上用蜡(松香：白蜡=3:7或1:1)将硅片粘在铁盘上。

(3) 将粘有硅片的铁盘放置在电磁振动式磨片机上(如图10-5所示)研磨。磨料一般用302#金刚砂和水的混合液，一次加入。

(4) 研磨时间约半小时。研磨时磨盘的平整度对质量影响很大。



图 10-5 电磁振动磨片机

## 10-2-2 细 磨

细磨工艺步骤：

(1) 一般粗磨和细磨是在同一台磨片机上进行的，因此粗磨后要将磨盘及粘有硅片的铁盘用水冲洗清洁。冲洗时振动磨片机的振动要大，这样才能保证将残留的302#金刚砂去除干净。

(2) 再在电磁振动式磨片机上用306#金刚砂和水的混合液进行细磨。磨料也是一次加入。

(3) 研磨时间约1小时。细磨结束时速度要减慢。

为了保持表面平整，细磨时要放一只修正盘。经过细磨后，要求表面光洁、无拉丝。特别要注意的是在细磨时不能混有残留的302#金刚砂，并且在研磨过程中(特别是细磨的最后时刻)不能加入新砂，否则很容易使硅片表面粗糙。

## 10-3 硅片的抛光

研磨好的硅片，表面还不能满足制造集成电路的要求，因此必须要进行抛光，使硅片表面达到镜面一样的光洁。目前有两种抛光方法：一种是机械抛光；另一种是化学机械抛光。我们在下面分别进行讨论。

### 10-3-1 机 械 抛 光

机械抛光一般是放在专用的抛光机上进行的。图10-6是抛光机的照片，它的结构大致如图10-7所示。磨盘上覆盖一层新华呢(或丝绒)。它由马达带动而旋转。粘有硅片的铁盘由框架固定位置，但它能在磨盘上绕自己的轴旋转。

抛光材料是电子工业用氧化镁(或橡胶工业用的轻质氧化镁)和水的混合液，氧化镁和水的比例




图10-6 抛光机




图 10-7 抛光机结构示意图

约为 1:20~1:60，用尼龙巾过滤。使用时氧化镁的水混合液用电泵均匀搅和，由管道送入抛光机，循环使用，定期更换。

抛光分粗抛和细抛两个步骤。粗抛用新华呢，磨盘转速约 300 转/分，时间约 2 小时；细抛用丝绒，磨盘转速约 600 转/分，时间约 4 小时。有时也可不分粗抛和细抛，而是一次抛光，磨盘转速约 400 转/分，用新华呢抛 4~5 小时即可。

抛光的工艺步骤如下：

- (1) 清洗抛光机、电泵和通氧化镁的管道。
- (2) 将经过过滤的氧化镁的水混合液倒入泵中。氧化镁水混合液的温度要控制在 8~12°C。
- (3) 将粘有硅片的铁盘放在抛光机上，开动电泵，并调接好流量。流量的大小根据转盘的大小和氧化镁水混合液的浓度来确定，一般对于 250 毫米直径的转盘，以及浓度为 1:20 的氧化镁水混合液，流量可以调节在 50 毫升/分左右。目前的经验表明，抛光液稀一些，流量大一些，效果更好。
- (4) 开动电源进行抛光。调节好转速，铁盘上的重量控制在 5000 克左右，但有时发热太厉害，则应适当降低转速（例如降低至 150~200 转/分），并用电扇吹风，以便冷却。用稀抛光液大流量也可克服发热现象。
- (5) 抛光完毕后，将铁盘冲洗清洁，放在电炉上将腊熔化，取下硅片，在超声清洗器中用丙酮等有机溶剂清洗，再用无机酸去除

金属离子，最后用去离子水冲洗（或用海绵擦洗）清洁并烘干。

（6）用显微镜观察。表面应无凹凸形、麻点、桔皮、圈痕和拉丝等。

抛光操作时应注意以下一些问题：

（1）抛光机要清洗干净，不可混入其他砂粒等杂物，否则就要产生拉丝或麻点。

（2）氧化镁水混合液温度不能过高，如果温度超过 $20^{\circ}\text{C}$ ，氧化镁就溶解于水，变成氢氧化镁，失去抛光作用。但是实际操作的经验表明，有时温度稍微超过 $20^{\circ}\text{C}$ 也能抛光。另外，不能使氧化镁结块，新华呢（或丝绒）要平整。如果这些因素不控制好，抛光后的表面就容易产生桔皮、圈痕或凹凸形。

### 10-3-2 化学机械抛光

“运动在发展中，又有新的东西在前头，新东西是层出不穷的。”过去在半导体器件制造工艺中，硅片表面抛光有两种方法：一种是化学抛光（即化学腐蚀），其优点是时间省和表面光洁度高，但是表面平整度较差，因此在集成电路工艺中无法使用。另一种方法就是上面所说的氧化镁机械抛光，它能获得平整度很好的表面，是集成电路制造中普遍采用的方法，但美中不足的是它要花费相当长的工时和消耗相当多的材料，并且表面存在由氧化镁引起的微细损伤层。既然化学抛光和氧化镁机械抛光各有优缺点，我们是否可以将这两种方法结合起来，发挥其优点，克服其缺点呢？化学机械抛光正是兼有二者优点的抛光方法。

化学机械抛光的抛光液一般采用氯化铜和氟化铵的混合溶液。被铜离子氧化了的硅遇到氟离子，就被溶解在溶液中，新暴露的硅原子层又被铜离子继续氧化，同时使铜原子还原出来，附在表面，由转盘上的抛光呢（或绒）连续地抛掉，这就是化学和机械相结合的抛光方法。

抛光液一般是用250克的氟化铵（ $\text{NH}_4\text{F}$ ）和70克的氯化铜（ $\text{CuCl}_2 \cdot \text{H}_2\text{O}$ ）配成1千毫升的溶液，它的pH值约为5~6。如果

pH 值达到 7 以上，上述反应就停止了。

化学机械抛光机用一般氧化镁机械抛光机改成塑料结构即可。抛光织物要求既耐磨又耐酸，抛光的表面光洁度和抛光呢的粗细略有关系，经验证明，用 24 咄皮辊呢比较合适。

化学机械抛光的工艺步骤大致如下：

(1) 将切片机上取下的硅片，清洗后按厚度分档(相差不超过±1丝)，分别粘在不锈钢磨块上。先用白色刚玉粉 M28 磨去硅片上的刀痕，并冲洗干净，然后再用 M10 研磨，总共时间约 20 分钟。

(2) 将预先配好的抛光液盛在塑料瓶中，通过塑料导管输送抛光液，并调节流量。

(3) 在不锈钢盘上加一些砝码，调节片子表面的压力在 70 克/厘米<sup>2</sup>左右。

(4) 开动抛光机，转速调节在 120~240 转/分(抛光盘的直径为 250 毫米)。

(5) 流量调节在 180 毫升/分左右，时间约 2~3 小时(一般流量大小对表面质量影响不大)。在夏季流量可用 1600 毫升/分左右，时间约 1 小时。

从目前的试验结果来看，化学机械抛光有下列优点：

(1) 表面光洁度比氧化镁机械抛光的光洁度好。

(2) 工时大为缩短。氧化镁机械抛光连同研磨所需时间约 6~7 小时左右，而化学机械抛光只要 2~3 小时就可以了。

(3) 化学机械抛光液的价格比氧化镁便宜，在大量生产中可以降低成本，这是符合勤俭建国方针的。

目前化学机械抛光还存在一些需要解决的问题：

(1) 溶液成分、酸度、温度、转速以及表面压力对抛光质量有一定影响。在这方面工艺的控制要比氧化镁机械抛光来得困难些。

(2) 如果硅片内部杂质分布不均匀，腐蚀速度就很不一致，则结果的平整度极差。

由于化学机械抛光这种技术刚刚发展，工艺还不十分稳定，尚需要进一步摸索和改进后，才能达到比较成熟完善的地步，得以在集成电路的制造工艺中推广应用。

#### 10-4 介质隔离集成电路的研磨

介质隔离集成电路工艺中，在外延多晶硅以后，还要进行一次研磨，这次研磨同前面讲的研磨是类似的，但也有其特殊的要求。




图 10-8 介质隔离集成电路的研磨过程示意图

介质隔离集成电路硅片的研磨有什么特殊要求呢？根据图 10-8 所示的研磨过程，我们可以看到硅片磨去的厚度要严格控制，特别是研磨单晶的过程更是如此。因为最后隔离岛的厚度只有 5 丝左右，如果各处磨去的厚度不均匀，则会造成有些地方刚出现隔离岛时，另一些地方的隔离岛已经很薄，甚至全部被磨掉了。这样成品率就很低。因此，在研磨过程中要严格控制厚度，特别是控制厚度的均匀性。这就是介质隔离硅片研磨的特殊要求。

介质隔离集成电路的研磨，过去都采用手工操作，或者是用研磨机研磨，效率是很低的。特别是在研磨单晶面显示图形的时候，因为被磨的面朝下，不能观察到，磨的时候较难控制，所以它的成品率和生产效率也就低了。毛主席指出：“人民群众有无限的创造力。”我国工人阶级最富有阶级斗争、生产斗争、科学实验三大革命

运动的实践经验，创造了用平面磨床磨削硅片的新技术，代替了原有的研磨方法。这种研磨方法的操作步骤如下：

(1) 将外延片的单晶面用金刚砂修磨一下，作为基准面。然后清洗烘干。

(2) 用松香白蜡将片子胶在铁板上。先加热铁板涂蜡，放上片子，盖上一块4毫米左右厚的泡沫橡胶，再压上重物，使多余蜡层挤出，冷却后擦去外表多余的蜡。

(3) 将铁板吸在磨床的电磁工作台上，磨削多晶到一定尺寸(约剩下60丝左右)。砂轮进刀量每次10微米，冷却液用苏打水。

(4) 加热取下片子，在水中煮去蜡及磨屑，烘干后把片子反面胶在铁板上。

(5) 磨单晶面到比预定尺寸留20微米余量时，停机查看是否出图(因为磨削到出现隔离槽处的氧化层和多晶硅时，颜色同单晶硅不一样，肉眼可以辨别)。用刀片将已出图的片子挑下，其余片子再磨去5~10微米再看一次，直到全部磨好。

(6) 磨削好的片子还有一些不均匀，可以用手工微量修磨一下，再去进行抛光。

用上述方法，工效比手工研磨提高3~4倍以上，而且尺寸的控制比较方便、精确。因为有图形的面是朝上的，在研磨过程中容易观察，不会磨过头，所以成品率也可以提高。

# 毛主席语录

我们应该谦虚，谨慎，戒骄，戒躁，全心全意地  
为中国人民服务，……

## 第十一章 去离子水制备工艺

### 11-1 集成电路制造中的用水

#### 11-1-1 集成电路生产对水质的要求

伟大领袖毛主席教导我们：“不论做什么事，不懂得那件事的情形，它的性质，它和它以外的事情的关联，就不知道那件事的规律，就不知道如何去做，就不能做好那件事。”要了解集成电路生产对水的要求，必须了解集成电路生产中的一些矛盾、规律，水的性质以及水质对集成电路生产的影响等等。

制造半导体器件的主要关键，是在高纯度的半导体晶体的指定区域，掺入所需的微量杂质，以形成良好的 $p-n$ 结结构。因此，严格地控制掺入半导体内的杂质数量和深度，以及避免不需要的有害杂质进入半导体内，是半导体器件制造工艺中的主要矛盾之一。

如果在硅片表面吸附有一些不需要的杂质离子，那末在扩散工艺中，它们就会同扩散源的离子一起扩散进入硅片。这些不需要的杂质离子的扩散，有的破坏了 $p-n$ 结结面的平整性，有的造成了 $p-n$ 结局部电阻率不均匀，有的则起复合中心作用，降低了非平衡少数载流子的寿命。总之，它们对形成良好的 $p-n$ 结带来很坏的影响，会使器件的反向击穿电压降低，反向漏电流大大增加，严重时甚至可以使电路完全失效。并且，硅片表面存在的杂质离子，即使并不扩散进半导体内，它们也会引起 $p-n$ 结表面漏电、表面

击穿和表面沟道等现象，严重影响器件特性。此外，杂质离子的沾污，对于外延生长、光刻、真空镀膜等工艺也会带来很大的麻烦。因此，在半导体器件制造工艺中，清洁处理是一项很重要的工作。

清洁处理主要是使用有机溶剂、酸、碱和水，其中水的用量是很大的。经过酸、碱处理的硅片，都必须用水把残留的酸、碱离子冲洗干净，否则酸、碱将对硅片继续起腐蚀作用，并引起酸、碱离子对表面的沾污。如果我们用本身就含有大量有害杂质离子的水，或本身就是酸性或碱性的水，来冲洗半导体材料，就不能使材料的表面达到工艺上所必须的清洁程度。因此，在半导体器件制造中，对清洗用水的纯度有比较高的要求，不仅河水、井水、自来水，就是一级蒸馏水也不能直接用来作为清洁用水，而要用经过纯化的去离子水。

### 11-1-2 水的纯度及测量

日常用水含有一定量的无机盐类。水中含盐量的多少，随水源（如井水、河水、自来水等，统称为原水）的不同而不同。即使是同一种水源，它的含盐量，也随季节的不同而变化。例如上海的自来水在潮汛季节，受到海水倒灌的影响，含盐量就比较高。

原水中的无机盐类以阴、阳离子的形式存在于水中。通常阳离子有钙( $\text{Ca}^{++}$ )、镁( $\text{Mg}^{++}$ )、钠( $\text{Na}^+$ )、铁( $\text{Fe}^{+++}$ )、锰( $\text{Mn}^{++}$ )、钾( $\text{K}^+$ )、铜( $\text{Cu}^+$ )等金属离子；阴离子有氯根( $\text{Cl}^-$ )、硫酸根( $\text{SO}_4^{--}$ )、重碳酸根( $\text{HCO}_3^-$ )、硅酸根( $\text{HSiO}_3^-$ )等。

由于水中阴、阳离子都有导电的能力，所以水中离子越多，水的电阻率就越低。反之，水的电阻率则高，表示水中的离子少。因此，水中离子的多少可以用水的电阻率大小来反映。象自来水中离子比较多，电阻率约为几千欧·厘米。一级蒸馏水的电阻率为几十到几百千欧·厘米。半导体生产用的去离子水电阻率可达几兆欧·厘米以上。

通常用雷磁 27 型电导仪来测量水的电阻率，它是一种交流电

桥。把电极插在流动的水中，调节阻抗大小，使电导仪上的电眼亮度线收缩到最小时，刻度盘上的读数即为水的电阻率。雷磁 27 型电导仪量程范围广，刻度精细，因此测量比较准确。

没有电导仪时，也可用一般的兆欧表来进行测量。测量用的电极是两块长、宽各为 1 厘米的白金片，它们之间的距离也为 1 厘米，这样测出的电阻数值即为水的电阻率。此种方法灵敏度较差。为了提高测量的灵敏度，可以采用图 11-1




图 11-1 自制兆欧表的线路图

所示的线路。用晶体管放大电流，使流过测量电极的几微安电流放大为几十微安后，用量程为 50 微安的电流表指示，表头校刻为兆欧读数，这样也可以在表头上直接读出水的电阻率数值。这种方法使用方便，灵敏度也比一般兆欧表高。

半导体生产用水的电阻率希望高些，例如不低于 5 兆欧·厘米。不过，对于同样离子浓度的水，温度高时，电阻率就小，温度低，电阻率就高。例如，在冬天制得的去离子水电阻率为 18 兆欧·厘米，在夏天就只有 7 兆欧·厘米了。

### 11-1-3 水的酸度及其测量

水( $H_2O$ )由氢离子( $H^+$ )和氢氧根离子( $OH^-$ )所组成。当水中氢离子过剩时，水呈酸性；氢氧根离子过剩时，水呈碱性。我们把液体中所含剩余氢离子或氢氧根离子的多少，称为液体的酸度或 pH 值。pH 值分 14 级：pH 等于 7 表示溶液为中性，pH 小于 7 为酸性溶液(氢离子多)，pH 大于 7 为碱性溶液(氢氧根离子多)，pH 等于 1 时酸性最强，pH 等于 14 时碱性最强。

生产中常用 pH 试纸或某些指示剂来测定水和溶液的酸度。

将干燥的 pH 试纸蘸一下被试的溶液，它就会呈现出一定的

颜色。用标准色板对照，就可知道它的 pH 值的大小。红色越深，表示酸性越强；紫色越深，表示碱性越强；中性时呈黄绿色。

用酚酞溶液来检查水中是否含碱是很灵敏的。酚酞溶液是无色透明的，把它滴在被试水中，如果仍旧无色，就是不含碱；如果变成粉红色，就是含碱。

检验水中是否含有盐酸，可将硝酸银溶液滴入水中，如果出现白色的氯化银沉淀，就表示水中含盐酸（氯根）；如果没有白色沉淀出现，就是不含盐酸。


若要精确地测定酸、碱的含量，可采用酸、碱滴定方法，这里不予以详细介绍。

## 11-2 去离子水的制备

### 11-2-1 制 备 原 理

自来水中含有杂质离子较多，纯度很低。蒸馏水的纯度虽比自来水高些，但还达不到半导体器件生产的要求，而且它的制造手续繁复，成本较高，不能适应工厂大量使用纯水的需要。用离子交换树脂来制造去离子水是一项新技术，它能迅速而简便地将水中的杂质离子去除，从而得到优质的纯水（电阻率可达 5 兆欧·厘米以上）。目前离子交换树脂的使用已十分广泛，尤其在半导体器件生产中是不可缺少的。

离子交换树脂是一种不溶性高分子材料，它分阳离子交换树脂（简称阳树脂）和阴离子交换树脂（简称阴树脂）两种。含有氢离子（H<sup>+</sup>）的阳树脂称为 H 型阳树脂，它能与水中的杂质阳离子产生置换反应。例如 H 型阳树脂和水中的钠离子作用后就生成 Na 型阳树脂，并置换出氢离子溶于水中。其反应式如下：



式中 R(H<sup>+</sup>) 为 H 型阳树脂，R(Na<sup>+</sup>) 为 Na 型阳树脂。经过阳树脂交换后流出的水中有过剩的氢离子（H<sup>+</sup>），因此是酸性的。


同样，我们把含有氢氧根离子（OH<sup>-</sup>）的阴树脂称为 OH 型阴树脂，它能与水中的杂质阴离子发生置换反应，而置换出氢氧根离

子。下式就是 OH 型阴树脂与水中氯离子置换的反应式：



式中  $M(OH^-)$  为 OH 型阴树脂， $M(Cl^-)$  为 Cl 型阴树脂。经阴树脂交换后流出的水含有过剩的氢氧根离子，因此是碱性的。

在水中氢离子同氢氧根离子相遇就会生成中性的水。




这样，原水通过阳树脂和阴树脂，使杂质离子被树脂所置换，成为纯度很高的去离子水。


必须指出，上述置换反应是可逆的。杂质离子可以置换出树脂中的氢离子或氢氧根离子。氢离子或氢氧根离子也可以置换出树脂中所包含的杂质离子。毛主席教导我们说：“矛盾着的两方面中，必有一方面是主要的，他方面是次要的。”两种离子交换作用哪一种是主要的？它是由什么因素决定的呢？我们说，反应朝哪个方向进行，与水中两种离子浓度的大小有关。当水中杂质离子较多时，则杂质离子置换出树脂中的氢离子或氢氧根离子的反应是矛盾的主要方面。但是，“矛盾着的双方，依据一定的条件，各向着其相反的方面转化。”当水中杂质离子较少时，水中存在着的氢离子或氢氧根离子反而会把树脂中所包含的杂质离子交换下来，使树脂又变成 H 型或 OH 型。

利用上述反应可逆的原理，我们既可以利用树脂对杂质离子的交换作用将原水中的杂质离子去除，达到净化的目的，又可以将已经被水中杂质离子交换过的失效树脂经过适当的处理后，重新复活，恢复交换能力。后一过程称为树脂的再生。

在阳树脂再生时，加入一定量的酸（一般用盐酸），使它发生如下反应：



在阴树脂再生时，加入一定量的碱（一般用氢氧化钠），使它发生如下反应：



含有其它杂质离子的阴、阳树脂的反应过程也是一样的。

从上述反应可以看出，再生的过程就是用氢离子或氢氧根离子置换出树脂中的杂质离子的过程。伟大领袖毛主席说：“新陈代谢是宇宙间普遍的永远不可抵抗的规律。”树脂的运动也是这样。处理——工作——再处理——再工作……离子交换树脂在这样的过程中不断地进行着离子的新陈代谢。

### 11-2-2 水的纯化

将具有交换能力的阳树脂和阴树脂按一定的比例混和后，装在聚氯乙烯或有机玻璃做的圆柱形交换柱内，电阻率为几千欧·厘米的自来水自上而下地通过交换柱，就可以成为高纯度的去离子水。如做得好，电阻率不难达到5兆欧·厘米以上。这种混有阴、阳两种树脂的柱体称为混合床。

也有用复合床和混合床串联使用的。所谓复合床，就是将阳树脂和阴树脂分别装在两个交换柱内串接起来。原水通过复合床后，电阻率可达零点几到1兆欧·厘米，然后再通过一级混合床，即




图 11-2 水的纯化装置示意图

可达到要求。在复合床中阳树脂柱必须放在阴树脂柱的前面，使水中的 $\text{Ca}^{++}$ 、 $\text{Mg}^{++}$ 等离子先被阳树脂所吸收，否则， $\text{Ca}^{++}$ 、 $\text{Mg}^{++}$ 等将与阴树脂中的 $\text{OH}^-$ 生成氢氧化物沉淀下来，而沾污了柱体。

如果制备去离子水的车间与使用去离子水的车间（如腐蚀间）距离较远，中间又需经贮水箱使水压稳定时，则在使用地点还需增加一级小的混合柱，以去除在输送过程中混入水中的杂质离子（例如空气中的二氧化碳就会溶解于水而生成碳酸根离子）。

水的纯化装置及流程大致如图 11-2 所示。

### 11-2-3 失效树脂的再生

在正常工作情况下，树脂出水的电阻率可达 5~10 兆欧·厘米左右，但是在使用过程中，由于树脂不断与原水中的杂质离子进行交换，氢离子和氢氧根离子逐渐被水中的杂质阴、阳离子所代替，这样，树脂中能交换出的氢离子和氢氧根离子就不断减少，交换能力逐步下降，致使水质不断下降。到树脂出水的电阻率降到 5 兆欧·厘米以下时，就要对树脂进行再生处理。

复合床处理的具体过程如图 11-3 所示。它经过以下一些步骤：




图 11-3 复合床树脂的处理

1. 反洗 在树脂再生之前，先用自来水从离子交换树脂的底部向上流过树脂层，一方面冲除树脂层中的气泡和悬浮杂质，另一方面依靠水力将树脂抖松，以保证再生时的溶液能自由地通过树脂层，从而提高再生效率。反洗时进水流速开始宜小，逐步加大，

至树脂层体积增加 30~50% 以后，就维持此流速，直至流水清澈透明，树脂层中无气泡残留为止。时间共约 30~50 分钟。

2. 再生 阳树脂用盐酸作再生液，盐酸浓度为 10%，溶液可用原水配制。阴树脂用氢氧化钠作再生液，浓度为 5%，溶液要用纯水配制，以免产生氢氧化镁 [ $Mg(OH)_2$ ] 沉淀物。

再生液自上而下缓慢地流过树脂层，与树脂中的杂质离子进行交换。以阳树脂的再生为例：盐酸的酸性本来很强，它的 pH 值为 1，流过阳树脂后，由于大量氢离子被树脂中的杂质离子所交换，因此流出液的酸性很弱，pH 值比较高；当阳树脂得到充分再生以后，阳树脂中没有杂质离子再与盐酸中的氢离子交换，此时流出液的酸性增强，pH 值减小为 1，再生过程就可终止。阴树脂的再生过程与此相似，等流出液的 pH 值增加到 14，再生过程就可终止。这里不再详细叙述。

一般情况下，再生液用量约为树脂体积的 2~3 倍，流过树脂的时间阳树脂约为 30~60 分钟，阴树脂约为 60~90 分钟。

3. 淋洗 树脂经过再生之后，必须用纯水分别自上而下流过阴、阳树脂，把交换柱中留存的再生液淋洗干净，直到流出的废液酸度为中性为止。酸度检验方法如 11-1-3 节中所述。

淋洗水最好用纯水。如无纯水作为淋洗水时，阳树脂可用原水淋洗。




图 11-4 淋洗时流出液的 pH 值

当用原水作为淋洗用水时，淋洗终点不能以流出液的 pH 值为 7（中性）来确定。图 11-4 为原水淋洗时流出液 pH 值的变化曲线。淋洗开始时，流出液的 pH 值为 1，酸性最强，如图中 A 点所示。随着淋洗时间的加长，流出液的 pH 值不断增加，也就是说，淋洗过程就是把酸稀释的过程。

当增加到 B 点的值（pH 值不到 7）以后，流出液的 pH 值不再增加。B 点称为淋洗点。到达淋洗点的时间视不同水源而定。

从上述过程中可以看出，在AB这段范围内，淋洗液的酸性较强，氢离子较多，这时淋洗液与树脂的作用，主要是淋洗液中的氢离子与树脂中的杂质离子的交换作用，因此可以把这段过程看作是再生过程的继续。B点以后，淋洗液中酸性减弱，氢离子减少，而原水中带来的杂质离子却占了相当的比例，于是杂质离子与树脂中的氢离子所起的交换作用（即纯化作用）同上述再生作用相平衡，使pH值维持不变。如果继续通原水，则树脂就对原水起纯化作用，pH值就要下降，这时树脂就可使用了。

阴树脂的淋洗必须用纯水。如无纯水时，可以用阳树脂中流出的酸性水进行淋洗，因为原水流过阳树脂后，钙、镁等杂质离子已去除，对阴树脂不会带来不良的影响。

混合床树脂的处理方法与复合床树脂大致相同，只有以下两点区别：

(1) 混合床树脂必须首先经过分层步骤，把阴、阳树脂分开，才能分别进行再生处理。分层是与反洗同时进行的。在反洗过程中，由于阴、阳两种树脂的比重不同，阳树脂比重大，沉在下面，阴树脂则浮到上面。然后把阴树脂压入再生柱内进行再生，阳树脂




图 11-5 混合床树脂的处理示意图

留在原来柱体内再生，或者把阴、阳树脂分别压入两根再生柱内进行再生。

(2) 再生完毕后，必须将阴、阳树脂压回混合床内，再用钢瓶氮气从底部通入混合床，用气流进行搅拌，使阴、阳树脂充分混和。

混合床的树脂处理过程如图 11-5 所示。

## 11-3 树脂和设备

### 11-3-1 树脂的选用和性能

目前国产的各种离子交换树脂中，苯乙烯型的离子交换树脂比较稳定。根据半导体器件制造用水的要求，选用上海树脂厂 732 型强酸性阳树脂和 711 型(或 717 型)强碱性阴树脂比较合适。

树脂使用时需注意下列几点：

(1) 树脂的外形为淡黄或褐色的球状颗粒。颗粒大小必须适当，颗粒太大影响树脂的交换能力，颗粒太小容易被水冲掉。因此，买来的树脂必须经过筛选，一般选取直径为 0.25~1 毫米的颗粒大小较为适宜。

(2) 树脂在保存和使用过程中必须保持充分湿润。新买来的树脂最好在水中浸泡 2~3 小时，装入柱内的树脂必须被水淹没，以免水分挥发后在再度湿润时树脂体积突然膨胀而碎裂。

(3) 买来的新树脂往往是 Na 型或 Cl 型，如 732 型阳树脂就是 Na 型，711 或 717 型阴树脂就是 Cl 型。因此，新树脂使用前必须分别用酸(阳树脂)、碱(阴树脂)浸泡约 4 小时，把 Na 型或 Cl 型树脂转换成 H 型或 OH 型。

(4) 树脂使用过程中需保持一定的温度，阳树脂不能高于 80°C，阴树脂不能高于 40°C。使用温度也不能过低，若低于 0°C，会使树脂冻裂。

### 11-3-2 树脂用量和设备大小的估算

伟大领袖毛主席教导说：“对情况和问题一定要注意到它们的数量方面，要有基本的数量的分析。”我们在设计一个去离子水设

备时，必须根据所需的用水量，对树脂的数量和设备大小作估算，做到“胸中有‘数’”。特别是对于设备的设计制造，一定要遵照毛主席关于“什么事情都应当执行勤俭的原则”的教导，从实际需要出发，决不可贪大求洋。下面我们就扼要介绍一下设计步骤。

从自来水制备高纯水可采用一级混合床的装置。为了在混合床的树脂进行再生时不致停产，可以用两根或几根混合床的离子交换柱交替使用。根据这些考虑，去离子水制备装置可如图 11-6 所示。在自来水进入混合柱以前必须经过水箱，以便稳定压力（0.5 公斤/厘米<sup>2</sup>），否则可能因压力过大而会使混合柱破裂。




图 11-6 去离子水制备装置示意图

为了避免纯水与金属或与玻璃接触，从而引入金属离子和硅酸根离子，所有的离子交换柱、水箱及管道等必须用硬质聚氯乙烯、聚乙烯等塑料或有机玻璃制成。

树脂用量和设备大小的估算方法介绍如下：

1. 树脂层的装填高度 鉴于原水水质不一，树脂层装填高度

须根据原水总含盐量适当选取。原水中含盐量越高，则树脂层的装填高度也应越高，这样才能得到一定质量的去离子水。一般采用的树脂层最低高度如下表所列。

表 11-1 树脂层最低装填高度

原水中含盐量(克当量/吨)	树脂层最低装填高度(米)
<3	0.7
3~5	1.0
>5	1.5

2. 交换柱的高度 交换柱的高度约取树脂层高度的1.5倍，以便反洗时有足够的地位把树脂层充分抖松，及漂去树脂层中的悬浮杂质。

例如原水中含盐量大于5克当量/吨，取树脂层高度为1.5米，则交换柱的高度应为  $1.5 \times \frac{3}{2} = 2.25$ (米)。

3. 阳树脂用量 阳树脂的用量是根据原水中杂质阳离子的浓度、所选树脂的交换能力以及所要求的出水量大小来估算的。若原水中杂质阳离子含量为3克当量/吨，我们要求树脂每循环的出水量为10吨，则10吨水中共有杂质阳离子为  $10 \text{ 吨} \times 3 \text{ 克当量/吨} = 30 \text{ 克当量}$ 。

树脂单位体积可交换的杂质离子数也用“克当量”来表示，称为树脂的工作交换容量。732型阳树脂的工作交换容量为1100~1500克当量/米<sup>3</sup>，它除了与树脂本身性质有关外，还与再生情况有关，再生得充分，工作交换容量就高。

当732型阳树脂的工作交换容量为1200克当量/米<sup>3</sup>时，所需树脂体积为：

$$\begin{aligned}\text{阳树脂体积} &= \frac{\text{原水总阳离子数}}{\text{阳树脂工作交换容量}} \\ &= \frac{30 \text{ 克当量}}{1200 \text{ 克当量/米}^3} \\ &= 0.025 \text{ 米}^3\end{aligned}$$

732型阳树脂的比重为0.8吨/米<sup>3</sup>，因此阳树脂用量为：

体积·比重 =  $0.025 \text{ 米}^3 \times 0.8 \text{ 吨}/\text{米}^3 = 0.02 \text{ 吨} = 20(\text{公斤})$

若由于阳树脂的再生不够充分，使它的工作交换量达不到上述数值，或原水中杂质含量增加，则每循环出水量就达不到 10 吨。

4. 阴、阳树脂的用量比例 阴、阳树脂的用量比例，由原水中杂质阴、阳离子的多少，及阴、阳树脂的工作交换容量大小来决定。原水中阳离子多，则阳树脂的用量比例就应取得大些；阳树脂的工作交换容量大些，则阳树脂的用量比例就应取小些。究竟取多少，可由生产实践中的试验决定。若阳树脂先失效（可从测量去离子水的酸度来判别，阳树脂先失效时，水呈碱性；阴树脂先失效时，水呈酸性），则应增加阳树脂的用量；阴树脂先失效则应增加阴树脂的用量。如以上海地区的自来水作原水时，取 732 型阳树脂与 717 型阴树脂之体积比约为 1:2。

5. 交换柱的内径 圆柱形交换柱的内半径  $r$  可用下式算得：

$$r = \sqrt{\frac{\text{树脂体积}}{\pi \cdot \text{树脂装填高度}}}$$

根据上面几个计算数据，树脂装填高度为 1.5 米，阳树脂体积为  $0.025 \text{ 米}^3$ ，阴树脂体积为  $2 \times 0.025 \text{ 米}^3 = 0.05 \text{ 米}^3$ ，则混合柱的内径应为：

$$r = \sqrt{\frac{(0.025 + 0.05) \text{ 米}^3}{\pi \cdot 1.5 \text{ 米}}} = 0.126 \text{ 米}$$

根据上述计算可取交换柱直径为 250 毫米。

6. 每小时纯水的生产量 去离子水每小时的生产量与水流对树脂装填层的线速度（运行流速）有关，可用下式表示：

$$\text{每小时纯水生产量} = \pi r^2 \cdot \text{运行流速}$$

运行流速一般在 10~30 米/小时范围内比较合适，流速过大，水与树脂不能充分地进行有效反应。取运行速度等于 20 米/小时时，每小时纯水生产量 =  $\pi \cdot (0.126)^2 \cdot 20 = 1 \text{ 吨}/\text{小时}$ ，利用上述设备，每小时可出 1 吨水。

若要求每小时的出水量更多，可采用加大柱体截面积或多根混合柱相并联的装置，面积加大后树脂每循环的出水量也可增加，

但由于面积太大的柱体价格昂贵,不易制造,因此面积大到一定程度后,均采用多根混合柱相并联的装置来解决出水量不足的问题。图 11-7 即为多根混合柱并联的去离子水制备装置图。




图 11-7 去离子水设备装置

## 附录一 硅的主要物理性质

原子量	28.08
密度 (克/厘米 <sup>3</sup> )	2.33
每立方厘米原子数	$4.99 \times 10^{22}$
熔点 (°C)	1420
沸点 (°C)	2630
相对介电常数	12
300°K 时电子迁移率 $\mu_n$ (厘米 <sup>2</sup> /伏·秒)	1400
300°K 时空穴迁移率 $\mu_p$ (厘米 <sup>2</sup> /伏·秒)	500
300°K 时电子扩散系数 $D_n$ (厘米 <sup>2</sup> /秒)	36
300°K 时空穴扩散系数 $D_p$ (厘米 <sup>2</sup> /秒)	13
300°K 时的禁带宽度 $E_g$ (电子伏)	1.12
300°K 时本征电阻率	214000
比热 (卡/克·°C)	0.181
热传导率 (卡/厘米·秒·°C)	0.20
线膨胀系数 (厘米/°C)	$4.2 \times 10^{-4}$
表面张力 (达因/厘米)	720
显微硬度 (千克/毫米 <sup>2</sup> )	1100~1400
器件最高有效工作温度 (°C)	250

## 附录二 常用金属和合金的主要物理性质及腐蚀剂

### 1. 常用金属和合金的主要物理性质

金属 (合金) 名称	化学 符号	原子量	密 度 (克/厘米 <sup>3</sup> )	熔点 (°C)	沸点 (°C)	热传导率 (卡/厘米· 秒·°C)	线膨胀系数 (10 <sup>-4</sup> 厘米/°C)	电 阻 率 (10 <sup>-6</sup> 欧姆·厘米)
铝	Al	26.97	2.7	658	1800	0.343	24	2.69
金	Au	197.2	19.3	1063	2966	0.707	14.4	2.21
银	Ag	107.88	10.5	961	2000	0.974	18.9	1.59
锡	Sn	118.70	7.3	232	2270	0.157	22.4	12.4
锑	Sb	121.76	6.62	630.5	1635	0.0444	11.29	42.7
镍	Ni	58.69	8.9	1455	2900	0.142	13.7	6.84
铬	Cr	52.01	7.14	1890	2480	0.268	8.1	13.0
铜	Cu	63.57	8.95	1083	2360	0.923	16.42	1.7
钨	W	184.0	19.3	3370	5900	0.476	4.3	6.01
钼	Mo	95.95	10.2	2625	3700	0.346	5.49	4.78
铂	Pt	195.23	21.45	1773.5	4389	0.1664	8.8	10.9
钛	Ti	48.1	4.5	1800	5100	—	7.14	3.2
可伐	—	—	—	1450	—	0.46	4.7~8.7	—
杜美丝	—	—	—	—	—	0.4	8~10	—

可伐成分——Fe:Ni:Co=54:28:18

杜美丝成分——Fe:Ni=58:42

## 2. 常用金属和合金的腐蚀剂

金属(合金)名称	化 学 腐 蚀 剂
铝 (Al)	1. 10~20% 氢氧化钠(钾)溶液(加热煮沸) 2. 磷酸(85%):盐酸(98%) = 5:1 3. 盐酸:水 = 1:4 4. 高锰酸钾( $KMnO_4$ ):氢氧化钠 = 3:1 5. 磷酸( $H_3PO_4$ )
金 (Au)	1. 王水(硝酸:盐酸 = 3:1) 2. 氰化钠(NaCN) 和 双氧水( $H_2O_2$ ) 混合液 3. 碘化铵溶液+少量碘
银 (Ag)	1. 硝酸:磷酸 = 1:1 2. 硝酸 3. 硝酸亚铁 $Fe(NO_3)_2$ 溶液
锡 (Sn)	10~20% 盐酸溶液
锑 (Sb)	10% 盐酸溶液
镍 (Ni)	1. 30~50% 盐酸溶液 2. 硝酸:冰醋酸:盐酸 = 1:4:0.001
铬 (Cr)	高锰酸钾:氢氧化钠:水 = 3 克:1 克:100 毫升
铜 (Cu)	1. 氯化亚铁溶液 2. 过二硫酸铵( $(NH_4)_2S_2O_8$ )
钨 (W)	亚硝酸钠:氢氧化钠:水 = 25 克:4 克:100 毫升
钼 (Mo)	30% 双氧水 80 毫升加入 20% 氢氧化钠溶液十几滴
铂 (Pt)	王水
钛 (Ti)	1. 硫酸:水 = 1:1(约 80°C) 2. 氢氟酸:水 = 1:1
可 伐	1. 稀硝酸和稀盐酸混合液 2. 冰醋酸:硝酸:盐酸 = 4:1:0.003
杜 美 丝	柠檬酸(20%):盐酸 = 96:4

附录三 常用单位换算表

1. 长度换算表

长 度 单 位	米 (m)	分 米 (dm)	厘 米 (mm)	毫 米 (mm)	忽 米 (mm)	微 米 (μ)	毫 微 米 (μμ)	埃 (Å)	密 耳 (mil)	吋 (in)
米	1	10	$10^3$	$10^6$	$10^9$	$10^{10}$	$3.94 \times 10^4$	$39.370$		
分米	$10^{-1}$	1	$10^2$	$10^5$	$10^8$	$10^9$	$3.94 \times 10^3$	$3.937$		
厘米	$10^{-2}$	$10^{-1}$	1	$10^3$	$10^4$	$10^7$	$3.94 \times 10^2$	$0.394$		
毫米	$10^{-3}$	$10^{-2}$	$10^{-1}$	1	$10^2$	$10^6$	$10^7$	$39.4$	$3.94 \times 10^{-2}$	
忽米(丝)	$10^{-5}$	$10^{-4}$	$10^{-3}$	$10^{-2}$	1	$10^4$	$10^6$	$0.394$	$3.94 \times 10^{-4}$	
微米	$10^{-6}$	$10^{-5}$	$10^{-4}$	$10^{-3}$	$10^{-2}$	1	$10^8$	$10^4$	$3.94 \times 10^{-2}$	$3.94 \times 10^{-5}$
毫微米	$10^{-9}$	$10^{-8}$	$10^{-7}$	$10^{-6}$	$10^{-5}$	$10^{-8}$	1	$10$	$3.94 \times 10^{-5}$	$3.94 \times 10^{-8}$
埃	$10^{-10}$	$10^{-9}$	$10^{-8}$	$10^{-7}$	$10^{-6}$	$10^{-4}$	$10^{-1}$	1	$3.94 \times 10^{-6}$	$3.94 \times 10^{-9}$
密耳	$2.54 \times 10^{-6}$	$2.54 \times 10^{-4}$	$2.54 \times 10^{-3}$	$2.54 \times 10^{-2}$	$2.54$	$2.54 \times 10^4$	$2.54 \times 10^6$	1	$10^{-3}$	
吋	$2.54 \times 10^{-2}$	$2.54 \times 10^{-1}$	$2.54$	$25.4$	$2.54 \times 10^4$	$2.54 \times 10^7$	$2.54 \times 10^8$	$10^8$	1	

## 2. 时间换算表

时间单位	秒 (sec)	毫秒 (ms)	微秒 (μs)	毫微秒 (ns)
秒	1	$10^3$	$10^6$	$10^9$
毫秒	$10^{-3}$	1	$10^3$	$10^6$
微秒	$10^{-6}$	$10^{-3}$	1	$10^9$
毫微秒	$10^{-9}$	$10^{-6}$	$10^{-3}$	1

## 3. 电流换算表

电流单位	安 (A)	毫安 (mA)	微安 (μA)	毫微安 (nA)	微微安 (pA)
安	1	$10^3$	$10^6$	$10^9$	$10^{12}$
毫安	$10^{-3}$	1	$10^3$	$10^6$	$10^9$
微安	$10^{-6}$	$10^{-3}$	1	$10^3$	$10^6$
毫微安	$10^{-9}$	$10^{-6}$	$10^{-3}$	1	$10^3$
微微安	$10^{-12}$	$10^{-9}$	$10^{-6}$	$10^{-3}$	1

## 4. 电压换算表

电压单位	伏 (V)	毫伏 (mV)	微伏 (μV)
伏	1	$10^3$	$10^6$
毫伏	$10^{-3}$	1	$10^3$
微伏	$10^{-6}$	$10^{-3}$	1

## 5. 电容换算表

电容单位	法 (F)	微法 (μF)	微微法 ( $\mu\mu F$ 或 pF)
法	1	$10^6$	$10^{12}$
微法	$10^{-6}$	1	$10^6$
微微法	$10^{-12}$	$10^{-6}$	1

## 附录四 铂-铂(90%)铑(10%) 热电偶的温度-毫伏当量表

(电动势: 绝对毫伏, 参考接点: 0°C)

工作端 温 度 (°C)	0	1	2	3	4	5	6	7	8	9
	热 电 动 势 (毫伏)									
800	7.329	7.340	7.351	7.362	7.372	7.383	7.394	7.405	7.416	7.427
810	7.438	7.449	7.460	7.470	7.481	7.492	7.503	7.514	7.525	7.536
820	7.547	7.558	7.569	7.580	7.591	7.602	7.613	7.623	7.634	7.645
830	7.656	7.667	7.678	7.689	7.700	7.711	7.722	7.733	7.744	7.755
840	7.766	7.777	7.788	7.799	7.810	7.821	7.832	7.843	7.854	7.865
850	7.876	7.887	7.898	7.910	7.921	7.932	7.943	7.954	7.965	7.976
860	7.987	7.998	8.009	8.020	8.031	8.042	8.053	8.064	8.076	8.087
870	8.098	8.109	8.120	8.131	8.142	8.153	8.164	8.176	8.187	8.198
880	8.209	8.220	8.231	8.242	8.254	8.265	8.276	8.287	8.298	8.309
890	8.320	8.332	8.343	8.354	8.365	8.376	8.388	8.399	8.410	8.421
900	8.432	8.444	8.455	8.466	8.477	8.488	8.500	8.511	8.522	8.533
910	8.545	8.556	8.567	8.578	8.590	8.601	8.612	8.623	8.635	8.646
920	8.657	8.668	8.680	8.691	8.702	8.714	8.725	8.736	8.747	8.759
930	8.770	8.781	8.793	8.804	8.815	8.827	8.838	8.849	8.861	8.872
940	8.883	8.895	8.906	8.917	8.929	8.940	8.951	8.963	8.974	8.986
950	8.997	9.008	9.020	9.031	9.042	9.054	9.065	9.077	9.088	9.099
960	9.111	9.122	9.134	9.145	9.157	9.168	9.179	9.191	9.202	9.214
970	9.225	9.236	9.248	9.260	9.271	9.282	9.294	9.305	9.317	9.328
980	9.340	9.351	9.363	9.374	9.386	9.397	9.409	9.420	9.432	9.443
990	9.455	9.466	9.478	9.489	9.501	9.512	9.524	9.535	9.547	9.559
1000	9.570	9.582	9.593	9.605	9.616	9.628	9.639	9.651	9.663	9.674
1010	9.686	9.697	9.709	9.720	9.732	9.744	9.755	9.767	9.779	9.790
1020	9.802	9.813	9.825	9.837	9.848	9.860	9.871	9.883	9.895	9.906
1030	9.918	9.930	9.941	9.953	9.965	9.976	9.988	10.000	10.011	10.023
1040	10.035	10.046	10.058	10.070	10.082	10.093	10.105	10.117	10.128	10.140
1050	10.152	10.163	10.175	10.187	10.199	10.210	10.222	10.234	10.246	10.257

(续表)

工作端 温 度 (°C)	0	1	2	3	4	5	6	7	8	9
热电电动势(毫伏)										
1000	10.269	10.281	10.293	10.304	10.316	10.328	10.340	10.351	10.363	10.375
1050	10.387	10.399	10.410	10.422	10.434	10.446	10.458	10.469	10.481	10.493
1080	10.505	10.517	10.528	10.540	10.552	10.564	10.576	10.587	10.599	10.611
1090	10.623	10.635	10.647	10.658	10.670	10.682	10.694	10.706	10.718	10.729
1100	10.741	10.753	10.765	10.777	10.789	10.801	10.812	10.824	10.836	10.848
1110	10.860	10.872	10.884	10.896	10.907	10.919	10.931	10.943	10.955	10.967
1120	10.979	10.991	11.003	11.014	11.026	11.038	11.050	11.062	11.074	11.086
1130	11.098	11.110	11.122	11.133	11.145	11.157	11.169	11.181	11.193	11.205
1140	11.217	11.229	11.241	11.253	11.265	11.277	11.289	11.300	11.312	11.324
1150	11.336	11.348	11.360	11.372	11.384	11.396	11.408	11.420	11.432	11.444
1160	11.456	11.468	11.480	11.492	11.504	11.516	11.528	11.540	11.552	11.564
1170	11.575	11.587	11.599	11.611	11.623	11.635	11.647	11.659	11.671	11.683
1180	11.695	11.707	11.719	11.731	11.743	11.755	11.767	11.779	11.791	11.803
1190	11.815	11.827	11.839	11.851	11.863	11.875	11.887	11.899	11.911	11.923
1200	11.935	11.947	11.959	11.971	11.983	11.995	12.007	12.019	12.031	12.043
1210	12.055	12.067	12.079	12.091	12.103	12.115	12.127	12.139	12.151	12.163
1220	12.175	12.187	12.200	12.212	12.224	12.236	12.248	12.260	12.272	12.284
1230	12.296	12.308	12.320	12.332	12.344	12.356	12.368	12.380	12.392	12.404
1240	12.416	12.428	12.440	12.452	12.464	12.476	12.488	12.500	12.512	12.524
1250	12.536	12.548	12.560	12.573	12.585	12.597	12.609	12.621	12.633	12.645
1260	12.657	12.669	12.681	12.693	12.705	12.717	12.729	12.741	12.753	12.765
1270	12.777	12.789	12.801	12.813	12.825	12.837	12.849	12.861	12.873	12.885
1280	12.897	12.909	12.921	12.933	12.945	12.957	12.969	12.981	12.993	13.005
1290	13.018	13.030	13.042	13.054	13.066	13.078	13.090	13.102	13.114	13.126
1300	13.138	13.150	13.162	13.174	13.186	13.198	13.210	13.222	13.234	13.246
1310	13.258	13.270	13.282	13.294	13.306	13.318	13.330	13.342	13.354	13.366
1320	13.378	13.390	13.402	13.414	13.426	13.438	13.450	13.462	13.474	13.486
1330	13.498	13.510	13.522	13.534	13.546	13.558	13.570	13.582	13.594	13.606
1340	13.618	13.630	13.642	13.654	13.666	13.678	13.690	13.702	13.714	13.726
1350	13.738	13.750	13.762	13.774	13.786	13.798	13.810	13.822	13.834	13.846
1360	13.858	13.870	13.882	13.894	13.906	13.918	13.930	13.942	13.954	13.966
1370	13.978	13.990	14.002	14.014	14.026	14.038	14.050	14.062	14.074	14.086
1380	14.098	14.110	14.122	14.133	14.145	14.157	14.169	14.181	14.193	14.205
1390	14.217	14.229	14.241	14.253	14.265	14.277	14.289	14.301	14.313	14.325

(续表)

工作端 温 度 (°C)	0	1	2	3	4	5	6	7	8	9
热 电 动 势 (毫伏)										
1400	14.337	14.349	14.361	14.373	14.385	14.397	14.409	14.421	14.433	14.445
1410	14.457	14.469	14.481	14.493	14.504	14.516	14.528	14.540	14.552	14.564
1420	14.576	14.588	14.600	14.612	14.624	14.636	14.648	14.660	14.672	14.684
1430	14.696	14.708	14.720	14.732	14.744	14.755	14.767	14.779	14.791	14.803
1440	14.815	14.827	14.839	14.851	14.863	14.875	14.887	14.899	14.911	14.923
1450	14.935	14.946	14.958	14.970	14.982	14.994	15.006	15.018	15.030	15.042
1460	15.054	15.066	15.078	15.090	15.102	15.113	15.125	15.137	15.149	15.161
1470	15.173	15.185	15.197	15.209	15.221	15.233	15.245	15.256	15.268	15.280
1480	15.292	15.304	15.316	15.328	15.340	15.352	15.364	15.376	15.387	15.399
1490	15.411	15.423	15.435	15.447	15.459	15.471	15.483	15.495	15.507	15.518
1500	15.530	15.542	15.554	15.566	15.578	15.590	15.602	15.614	15.626	15.637
1510	15.649	15.661	15.673	15.685	15.697	15.709	15.721	15.732	15.744	15.756
1520	15.768	15.780	15.792	15.804	15.816	15.827	15.839	15.851	15.863	15.875
1530	15.887	15.899	15.911	15.922	15.934	15.946	15.958	15.970	15.982	15.994
1540	16.006	16.017	16.029	16.041	16.053	16.065	16.077	16.089	16.100	16.112
1550	16.124	16.136	16.148	16.160	16.171	16.183	16.195	16.207	16.219	16.231
1560	16.243	16.254	16.266	16.278	16.290	16.302	16.314	16.325	16.337	16.349
1570	16.361	16.373	16.385	16.396	16.408	16.420	16.432	16.444	16.456	16.467
1580	16.479	16.491	16.503	16.515	16.527	16.538	16.550	16.562	16.574	16.586
1590	16.597	16.609	16.621	16.633	16.645	16.657	16.668	16.680	16.692	16.704
1600	16.716									

## 附录五 常用器皿的清洁处理

### 1. 玻璃器皿

- (1) 用去污粉将玻璃器皿擦洗干净, 用自来水冲洗;
- (2) 放在玻璃洗液中浸泡;
- (3) 用大量自来水冲洗, 再用去离子水冲洗干净, 并烘干待用。

玻璃洗液的配方如下:

重铬酸钾饱和溶液	50~60 毫升
浓硫酸(94%)	1000 毫升

先将重铬酸钾加到去离子水中溶化, 直到有沉淀出来不再溶化为止, 就得到了重铬酸钾的饱和溶液; 量出应用的数量, 将浓硫酸渐渐加入, 一面急速搅拌, 就得到红色透明的玻璃洗液。玻璃洗液经过多次使用, 到颜色发绿时就失效不好用了。

对于清洁度要求特别高的玻璃器皿, 例如四氯化硅固体吸附装置中的玻璃吸附管, 它的清洁处理可以不用玻璃洗液, 而用稀氢氟酸浸泡数分钟。

### 2. 石英器皿

- (1) 用去污粉将石英器皿擦洗干净, 用自来水冲洗;
- (2) 放在玻璃洗液中浸泡;
- (3) 用自来水洗净后, 再用稀氢氟酸溶液( $\text{HF}:\text{H}_2\text{O}=1:1$ )腐蚀15~30分钟;
- (4) 用自来水冲洗, 再用热去离子水冲洗干净。

### 3. 不锈钢镊子

- (1) 用有机溶剂(如丙酮、乙醚等)擦洗;
- (2) 放在金属洗液中浸泡;
- (3) 用自来水冲洗后, 再用热去离子水洗净, 烘干待用。

金属洗液的配方是:

三氧化铬( $\text{CrO}_3$ )饱和水溶液	40 毫升
浓硫酸(94%) 100°C	1000 毫升

浓硫酸应缓缓注入三氧化铬的饱和水溶液中。

### 4. 塑料管

- (1) 在10~20%氢氧化钠溶液中煮一小时;
- (2) 用热去离子水冲洗干净。

## 附录六 安全生产知识

在集成电路的生产中，使用了各种易燃品（如丙酮、乙醇、乙醚等）、易爆品（如氢气）、毒品（如三氯氧磷）及酸、碱等腐蚀品，这些物品，如果使用不当，很容易发生事故。因此，我们必须很好地了解这些物品的特性、它们的正确使用方法以及可能发生的意外情况，以保证生产的安全进行。万一发生事故时，我们应当保持“热烈而镇定的情绪”，不要惊慌失措，并且要以“一不怕苦，二不怕死”的革命精神，奋力进行抢救，以避免造成不必要的损失。

下面简单介绍一些常用危险品的安全使用知识。

### 1. 有机溶剂的安全使用

集成电路制造中，常用的有机溶剂有乙醇、丙酮、乙醚、甲苯、四氯化碳、丁酮等。它们之中除四氯化碳可以作灭火材料外，其他有机溶剂的着火点都比较低，遇高温或明火就会燃烧，因此必须贮藏在阴凉的地点，不要靠近任何火源。另外，这些有机溶剂都是易挥发的，并且有不同程度的毒性，由呼吸道吸入的蒸气过多会引起人体中毒，所以，在使用时最好放在通风厨中操作。有机溶剂需要加热时，应当使用水浴，不要直接放到电炉或煤气灯上加热。万一着火，可以用湿布扑灭，或用二氧化碳灭火机、四氯化碳灭火机、泡沫灭火机抢救，不要用水浇或用含水的酸碱式灭火机喷射，以免溶剂溅开扩大燃烧范围。

### 2. 酸和碱的安全使用

常用的强酸溶液有氢氟酸、硝酸、盐酸、硫酸和王水等，强碱有氢氧化钠、氢氧化钾等，它们对人体和衣物有强烈的腐蚀作用，蒸气吸入呼吸道也会引起中毒反应。所以在使用时要注意下列事项：

- (1) 在有酸、碱气或酸、碱雾的地方要安装良好的通风排气设备；
- (2) 搬运时要谨慎，防止酸、碱瓶的倾倒或破裂；
- (3) 操作人员要穿戴适当的防护服，如橡皮手套、围裙及套鞋等，戴口罩可以防止酸、碱气的吸入，普通十二层的纱布口罩对硫酸雾有90%的过滤效率；
- (4) 在启封强酸、强碱时，瓶口应朝着无人的地方；
- (5) 严禁用嘴将酸、碱等液体吸入移液管内，应该用带橡皮球的移液管去吸取；

(6) 稀释硫酸时，必须一面搅拌，一面把硫酸慢慢注入水中，不可将水倒到浓硫酸中去；

(7) 盛过强酸、强碱的容器，应该先用水冲洗到中性后，再进行清洁处理；

(8) 在中和浓酸(特别是硫酸)时，必须预先用水将它们稀释，然后再用碱溶液中和。中和碱也要用同样方法操作。

### 3. 三氯氧磷的安全使用

三氯氧磷是一种毒品，使用时应注意：

(1) 必须在通风厨中倒取三氯氧磷；

(2) 用三氯氧磷作扩散源的石英管道出口，必须用塑料管通到室外，在扩散炉口装排气设备，以免取片时有毒蒸气吸入人体。

### 4. 气体的安全使用

常用的气体有氢气、氧气、氮气、二氧化碳等，这些气体一般都用气瓶(钢瓶)贮运。

(1) 气瓶标记：为了能很快识别贮存和输送的是何种气体，气瓶和输气管道按不同的气体涂成各种颜色，字样的颜色也不相同，如下表所示：

气 体	气瓶与输气管道颜色	字 样	字 样 颜 色
氧 气	天 蓝	氧	黑
氢 气	深 绿	氢	红
氮 气	黑	氮	黄

(2) 气瓶的使用：①开关气瓶的气阀时，应该站在气阀接管的侧面，使用专用的扳手操作；②必须通过氧气表(或氢气表)将气瓶中的气体输到使用的地方；③气瓶的瓶嘴和瓶身严禁沾染油脂；④气瓶内的气体不能全部用完，至少应留下0.5公斤/厘米<sup>2</sup>的剩余压力。用到剩余压力的气瓶，拧上安全帽，标上“已用完”记号，等待运走充气。

(3) 存放气瓶的注意事项：①夏季不能放在日光曝晒的地方，一般温度不宜超过35℃；②存放气瓶地点附近，严禁堆放易燃物及使用火源；③对装有相互接触能引起燃烧或爆炸的气瓶(如氢、氧气瓶)，必须分别放在单间内；④存放地点不应有大的振动。

(4) 氢气的安全使用：氢气是一种最轻的无色、无味、无臭的气体，它能够自燃，并且与其他一些气体以一定的比例混合后会发生爆炸。其爆炸的极限列于下表，其中数字代表氢气的体积百分比。

极 限	空 气	氧 气	一氧化碳	一氧化氮
爆 炸 下 限	4	4	5.2	13.5
爆 炸 上 限	75	95	80	49

氢气与氯气1:1混合物遇光即爆炸；氢气与氧气2:1混合物能形成爆鸣气；氢与氯化合时能发生爆炸，甚至在阴暗处也会爆炸。因此，使用氢气时应注意：①氢气瓶与使用设备之间需装防止回火的装置；②在通氢气之前，必须先用保护气体（如氮气）赶净设备中的空气，并检查系统是否漏气，保证无漏气时方能通氢；③操作完毕关闭氢气前，先通保护气体如氮气，然后关闭氢气，待设备中氢气被完全赶走后，才能关闭氮气；④氢气和氧气同时使用时，氢气瓶和氧气瓶必须分开放在两个房间中。

